Configuração remota de circuitos baseados em FPGA
Contents
1. Bolsa de Investiga o Cient fica Configura o remota de circuitos baseados em FPGA Orientador Respons vel Prof Valery Sklyarov Manuel Joaquim da Silva Almeida Outubro Fevereiro Universidade de Aveiro IEETA Conte dos 1 AROQU O igenre sny a e En 6 isa Don bs 3 2 Placa DETIUASSSsuuserdissiitopiogrido possas spa iesin i aa ia data c edicao 4 3 Especifica o da interface wireless bluetooth 5 3 1 M dulo bluetooth e arquitectura da placa sssesseeseenseeesseeeseeeessee 5 3 2 Controlo do m dulo bluetooth pela FPGA soseseseesessseesseeesssessee 6 do Implementa o de BSM sas is a a ada 10 5 Publica es snn anane eia A A R a ES 11 Relat rio Bolsa de Inicia o Investiga o 2 Universidade de Aveiro IEETA 1 Introdu o Os ltimos seis meses foram utilizados para a manuten o da placa DETIUA S3 que est a ser utilizada neste ano lectivo para especificar a interface wireless nomeadamente bluetooth e para a implementa o de FSM Finite State Machine Tamb m foram criados alguns documentos de suporte placa DETIUA S3 tais como um tutorial sobre a configura o da placa manual do utilizador em portugu s e ingl s e apresenta es em PowerPoint A manuten o das placas de facto necess ria devida ao manuseamento di rio por parte dos alunos Tratando se de uma placa recente estes primeiros meses tornaram se fundamentais para verifica o da sua resi2. dulo bluetooth 3 1 M dulo bluetooth e arquitectura da placa A tecnologia bluetooth utiliza uma norma nica usando RF r dio frequ ncia de baixo consumo baixa pot ncia para substitui o de cablagens e tecnologias propriet rias Possibilita interoperabilidade e compatibilidade com outros sistemas de telecomunica es A Figura 2 apresenta a arquitectura da placa DETIUA S3 utilizando o m dulo bluetooth Como se pode verificar esta configura o permite o acesso placa por v rios computadores que integrem um dongle bluetooth A aplica o PBM Prototyping Board Manager permite a interac o com a placa independentemente do m dulo USB ou bluetooth Esta aplica o cont m uma s rie de funcionalidades Relat rio Bolsa de Inicia o Investiga o 5 Universidade de Aveiro IEETA Endere os Dados Controlo FLASH CPLD tp Controlo FPGA AM29LVI6OD jp E XC9572XL Spartan 3 z Controlo XC35400 a Do E Barramento EI amp o4 o PC ii M dul dulo ma Bluetooth Ann al E 1 o BT Figura 2 Arquitectura da placa com o m dulo bluetooth 3 2 Controlo do m dulo bluetooth pela FPGA O m dulo bluetooth utilizado tem algumas caracter sticas especiais N o fo
3. i necess rio implementar na FPGA toda a camada protocolar que normalmente necessita Este m dulo apresenta se apenas com quatro pinos onde dois s o para a alimenta o e os outros dois s o o TX e RX Este m dulo est configurado para funcionar de modo s rie com um Baud Rate de 115200 bps 8 bits de dados sem paridade e com 1 stop bit Foi desenvolvido um protocolo de controlo de dados tal como est ilustrado na Figura 3 Relat rio Bolsa de Inicia o Investiga o Universidade de Aveiro IEETA Receber OP GET TXS 01 GET RXS 02 TX REQ 03 RX REQ 04 Receber Receber TX BS RX BS Receber RX BS bytes TXS Transmit Size placa envia ao PC o tamanho do FIFO de sa da RXS Receive Size placa envia ao PC o tamanho do FIFO de entrada TX BS Transmit Burst Size PC envia n de bytes que quer receber do FIFO de sa da RX BS Receive Burst Size PC envia n de bytes que quer enviar para o FIFO de entrada Figura 3 Protocolo de controlo de dados para o bluetooth Na placa foi implementado dois FIFOs um de entrada e outro de sa da que vai possibilitar o armazenamento de dados vindo de um computador via bluetooth e recebido pelo m dulo bluetooth existente na placa Este protocolo vai permitir a troca de dados entre computador e a placa Relat rio Bolsa de Inicia o Investiga o 7 Universidade de Aveiro IEETA Num n vel mais alto foi implemen
4. s anteriormente foi necess rio implementar algumas m quinas de estados Apesar de serem m quinas de estados relativamente simples foi necess rio ter em conta essa nova realidade Agora para possibilitar a implementa o de FSM mais complexas necess rio criar alguns exemplos de FSM que contemplem todas as abordagens poss veis Portanto a implementa o de novas FSM foi principiado Relat rio Bolsa de Inicia o Investiga o 10 Universidade de Aveiro IEETA 5 Publica es Este trabalho deu origem escrita de um artigo que foi submetido numa confer ncia internacional A refer ncia Manuel Almeida Bruno Pimentel Valery Sklyarov Iouliia Skliarova Design Tools for Rapid Prototyping of Embedded Controllers Proceedings of the 3rd International Conference on Autonomous Robots and Agents ICARA 2006 Palmerston North New Zealand December 2006 pp 683 688 Relat rio Bolsa de Inicia o Investiga o 11
5. st ncia estabilidade problemas de fabrico e software A interface bluetooth foi especificada em VHDL usando para o efeito m quinas de estados finitos Tendo por base o trabalho realizado at ao momento foram escritos alguns artigos para confer ncias e revistas da especialidade Relat rio Bolsa de Inicia o Investiga o 3 Universidade de Aveiro IEETA 2 Placa DETIUA S3 A placa desenvolvida anteriormente est apresentada na Figura 1 Desde do in cio do ano lectivo 2006 2007 que est a ser utilizada nas aulas Foram feitas pequenas repara es em algumas devido utiliza o por parte dos alunos Este per odo foi aproveitado para optimizar os programas desenvolvidos em VHDL Ed E ri Figura 1 Placa DETIUA S3 Relat rio Bolsa de Inicia o Investiga o 4 Universidade de Aveiro IEETA 3 Especifica o da interface wireless bluetooth A placa DETIUA S3 cont m um m dulo USB que permite troca de dados a uma taxa at IM Bytes Segundo Este m dulo compat vel com o USB 1 1 e USB 2 0 necess rio um cabo USB ligado entre a placa e um computador para possibilitar a troca de dados Para uma situa o onde seja necess rio v rios computadores aceder placa necess rio ter v rias placas ou ent o uma sendo necess rio conectar e desconectar sempre que algu m necessite da mesma A solu o encontrada para resolver esta quest o passa pela utiliza o de um m
6. tado outro protocolo ver Figura 4 que permite a interpreta o dos dados anteriormente enviados pelo computador aplica o PBM Este protocolo o mesmo que utilizado na placa DETIUA S3 com o m dulo USB Enviar Mensagens de Erro Enviar OK Ler Receber Dedos Apagar Dados Sector da na h Mem ria E Escrever na Mem ria o Mem ria Enviar Enviar OK gt Bin 00000001 Erro Jumper 00000010 Erro Endere o 00000011 OP Apagar 00000100 OP Leitura 00000101 OP Escrita 00000110 OP Escrita com troca 500000111 Figura 4 Protocolo de comunica o entre PC e placa Relat rio Bolsa de Inicia o Investiga o 8 Universidade de Aveiro IEETA A Figura 5 mostra a interliga o dos blocos que foram descritos em VHDL O bloco Byte Control refere se ao protocolo de mais baixo n vel enquanto o bloco boardconfig reporta se ao protocolo de n vel superior DUTLOVCLE CORRECTONSTAUE CLKDV DIVIDE SE Byte Control e o asa fifo vhdl B Es am x528 70 maoe aT boardconfig je pe Ay SER aV 5 q R sh i obuf21 Ezo ozo ES G I X Figura 5 Esquema da interliga o dos v rios blocos descritos em VHDL Relat rio Bolsa de Inicia o Investiga o 9 Universidade de Aveiro IEETA 4 Implementa o de FSM Nos trabalhos desenvolvido
Download Pdf Manuals
Related Search