Home

SN54/74LS245

Contents

1. 0 001 0 001 0 01 0 1 1 0 10 100 MAGNITUDE OF LOAD CURRENT mA FIGURE 22 VOLTAGE ACROSS PMOS OUTPUT TRANSISTOR Qg vs LOAD CURRENT Tt ttt ttt SUPPLY VOLTAGE V 15V OPEN LOOP VOLTAGE GAIN dB OPEN LOOP PHASE DEGREES 10 102 103 104 105 106 FREQUENCY Hz CL 9pF Cc z OpF RL 30pF 15pF 2kQ 30pF 47pF 2kQ 30pF 150pF 2kQ FIGURE 19 OPEN LOOP RESPONSE N 14 T OUTPUT VOLTAGE V 2 V 0 12 10 QUIESCENT SUPPLY CURRENT mA 0 0 2 4 6 8 10 12 14 16 TOTAL SUPPLY VOLTAGE V FIGURE 21 QUIESCENT SUPPLY CURRENT vs SUPPLY VOLTAGE 50 T 1 T T T T TTT T 5 NEGATIVE SUPPLY VOLTAGE 0V E 10 25 10V 25 POSITIVE SUPPLY VOLTAGE 5V 56 1 LE ow Du ez lt 0 1 5 0 01 3 gt 0 001 0 001 0 01 0 1 1 10 100 MAGNITUDE OF LOAD CURRENT mA FIGURE 23 VOLTAGE ACROSS NMOS OUTPUT TRANSISTOR Q12 vs LOAD CURRENT 15 HARRIS APENDICE B February 1995 QN vationat Semiconductor ADC0808 ADC0809 8 Bit uP Compatible A D Converters with 8 Channel Multiplexer General Description Features The ADCO0808 ADCO0809 data acquisition component is m
2. lt 5 25V FIGURE 10 Ground Referenced Conversion System Using Trimmed Supply VREF DIGITAL OUTPUT REFERENCED TO GROUND 4 75V Vngr lt 5 25V ADC0808 TL H 5672 8 FIGURE 11 Ground Referenced Conversion System with Reference Generating Vcc Supply Applications Information Continued 10 15 Vpc Q 1k REFERENCE 1000 pF DIGITAL OUTPUT PROPORTIONAL TO ANALOG INPUT 1 25V lt Vin lt 3 75V Ratiometric transducers TL H 5672 9 FIGURE 13 Symmetrically Centered Reference 3 0 CONVERTER EQUATIONS The transition between adjacent codes N and N 1 is given by N 1 VIN vec a VREF 2 The center of an output code N is given by N VIN verc a vus VREF 3 The output code N for an arbitrary input are the integers within the range ViN VREF n IN X 256 Absolute Accuracy 4 VREF 7 VREF where Vin Voltage at comparator input VREF Voltage at Ref VREF Voltage at Ref Vrug Total unadjusted error voltage typically VREF 512 4 0 ANALOG COMPARATOR INPUTS The dynamic comparator input current is caused by the peri odic switching of on chip stray capacitances These are connected alternately to the output of the resistor ladder switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator
3. Output Off Current HIGH lozL Output Off Current LOW Input HIGH Current Input LOW Current Output Short Circuit Current Note 1 Power Supply Current Total Output HIGH Total Output LOW LS240 Icc Guaranteed Input LOW Voltage for All Inputs Vcc MIN Voc MIN lin 18 mA Voc MIN 3 0 mA Voc MIN lol 12 mA Voc Vcc MIN VIN VIL or ViH IOL 24 mA per Truth Table Voc VouT 2 7 V Voc MAX VouT 0 4 Voc MAX Vin 2 7 V Voc MAX Vin 7 0 Voc MAX Vin 0 4 Voc MAX i AC CHARACTERISTICS Ta 25 C Voc 5 0 V tPLH Propagation Delay Data to Output 9 0 14 tPHL LS240 12 18 tPLH Propagation Delay Data to Output 12 18 Hs 45 pF tPHL LS241 244 12 18 RL 667 Q 1 o N 8 225 o a LS241 244 Total at HIGH Z LS240 LS241 244 Note 1 Not more than one output should be shorted at a time nor for more than 1 second tPZH Output Enable Time to HIGH Level 5 2 n tPZL Output Enable Time to LOW Level 2 ns tPLZ Output Disable Time from LOW Level 25 n 5 0 pF tPHZ Output Disable Time from HIGH Level to 18 n ALS Pere FAST AND LS TTL DATA 5 3 SN54 74LS240 SN54 74LS241 SN54 74LS244 AC WAVEFORMS VIN 13V 13V tPLH tPHL Vout 1 3V 13V Figure 1 Figure 2 Figure 3 Figure 4 Voc RL SW1 TO OUTPUT UNDER TEST 5kQ
4. Sub MovOnce Control 1 EscribirC Pause 0 08 TPresente Asegura Presente 54 PauseTime Leer leyendo on line 11 con 46 Do While aux 15 Msg box Beep MsgBox Es posible que la Impresora est Off Line amp Chr 13 amp Chr 10 amp Presione el bot n On Line para continuar amp Chr 13 amp Chr 10 amp MovOnce 1 48 Leer Loop Control 0 EscribirC Pause 0 1 0 5 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Pause 0 08 TPresente Asegura Presente 54 PauseTime Leer Leyendo on line 11 con 46 Do While aux gt 15 Msg box Beep MsgBox Es posible que la Impresora est Off Line amp Chr 13 amp Chr 10 amp Presione el bot n On Line de la Impresora para continuar amp Chr 13 amp Chr 10 amp MovTwice 2 48 Leer Loop Control 0 EscribirC Pause 2 2 5 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Fila Fila 1 End Sub Sub Adq Control 5 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Leer If aux 15 Then aux aux 16 End If Msb aux Control 13 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Leer If aux 15 Then aux aux 16 End If Lsb aux Color Msb 16 Lsb Color Color 65536 Color 256 Color Control 1 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime End Sub Sub Almacenar RecTabla AddNew RecTabla cmpColor Color Rec
5. 1 LSB Unadjusted ADCO809CCN ADCO809CCV Package Outline N28A Molded DIP V28A Molded Chip Carrier J28A Ceramic DIP J28A Ceramic DIP 11 Physical Dimensions inches millimeters 1 490 max 0 600 37 846 15 240 MAX GLASS 0 025 0 535 0 514 0 526 RAD a 13 06 13 36 0 030 0 055 0 762 1 397 RAD TYP 0 180 4 572 0 225 0 055 0 005 5 715 MAX 1 397 0 127 0 020 0 070 0508 1728 0 590 0 620 MAX GLASS 14 986 15 748 1 SEALANT 0 008 0 012 0203 0308 7 0 125 0 585 9 025 Gus 1060 0100 0 100 0 010 0 018 0 002 m 95 5 0 060 1 524 2 540 2540 0 254 0 457 0 508 Ceramic Dual In Line Package J Order Number ADC0808CCJ or ADCO808CJ NS Package Number J28A 0 510 0 005 12 95 0 127 Lu 21 4 5 Lo pe ha PIN NO 1 IDENT 1 393 1 420 35 38 35 07 0 030 0 600 0 620 0 145 0 210 0 050 0 762 15 24 15 75 3 683 5 334 1 270 0 125 0 165 3 175 4 191 0 020 0 508 0 009 0 015 in 2290 381 86 94 TYP 0 229 0 381 0 050 0 015 0 100 0 010 0 018 0 003 i a pl aad A AA 125 0 1 270 0 381 2 540 0 254 0 457 0 076 15 0 50 N28B REV E 15 58 0 381 Molded Dual In Line Package N Order Number ADC0808CCN or ADC08
6. 125 8 Ld PDIP E8 3 OFFSET NULL CA3130M 55 125 8 Ld SOIC M8 15 3130 ae OUTPUT CA3130M96 55t0125 8 Ld SOIC M8 15 3130 Tape and Reel NON INV OFFSET k INPUT NULL CA3130T 5510125 8 Pin Metal Can T8 C V AND CASE 1 CAUTION These devices are sensitive to electrostatic discharge follow proper IC Handling Procedures Copyright Harris Corporation 1998 CA3130 CA3130A Absolute Maximum Ratings DC Supply Voltage Between V And V Terminals 16V Differential Input Voltage 8V DC Input Voltage V 8V to V 0 5V Input Terminal 1mA Output Short Circuit Duration Note 1 Indefinite Operating Conditions Temperature 50 C to 125 C Thermal Information Thermal Resistance Typical Note 2 C W PDIP Package 100 N A SOIC 160 N A Metal Can Package 170 85 Maximum Junction Temperature Metal Can Package 1759C Maximum Junction Temperature Plastic Package 1509C Maximum Storage Temperature Range 65 C to 150 C Maximum Lead Temperature Soldering 10s 300 C SOIC Lead Tips Only CAUTION Stresses above those listed in Absolute Maximum Ratings may cause permanent damage to the device This is a stre
7. Col 2 0 Reg 1 Fila 0 Do While aux lt 15 Control 0 EscribirC Pause 0 08 TPresente Asegura Presente 54 PauseTime Data 46 EscribirD Pause 0 08 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Pause 0 08 TPresente Asegura Presente 54 PauseTime CincoVeces data 46 control 1 Do While Col 79 porque en 80 retorna Data 46 EscribirD Pause 0 05 TPresente Asegura Presente 54 PauseTime Control 3 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime T 0 Cnt 0 MovTwice sale con control 0 Control 1 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Label1 Col 7 74 Fila BackColor Color subrutina ALMACENAR en_ Tabla vartabla y campo emoColor la variable COLOR Almacenar Reg Reg 1 Loop MovOnce sale con control 1 Col 0 Inicializar sale con data 54 Pause 2 TPresente Asegura Presente 54 PauseTime If Fila 50 Then Exit Do End If Leer leyendo papel 12 con 54 Loop Beep Lb12 BackColor amp HFF00 amp Lb12 Caption Listo Set Picturel Picture LoadPicture c dalton tropiespol face03 ico CmdCerrar Visible True Cmdresize Visible True RecTabla Close End Sub Private Sub CmdSalir_Click rutina cerrar la tabla vartabla RecTabla Close FrmShow Hide frmMain Show End Sub Private Sub CmdAbrir_Click Dim Margen As Integer CmdA
8. Dim 1 As Long 1 Out32 pto 2 Control End Sub Sub Leer aux Inp32 pto 1 And amp HF8 8 amp H10 End Sub Sub CincoVeces Do While Col lt 5 Leer leyendo on line 11 con 46 Do While aux gt 15 Msg box Pause 5 PauseTime Leer If aux lt 15 Then Exit Do Else Beep MsgBox Es posible que la Impresora est Off Line amp Chr 13 amp Chr 10 amp Presione el bot n On Line de la Impresora para continuar amp Chr 13 amp Chr 10 amp Cinco Veces 48 Leer End If Loop Control 0 EscribirC Pause 0 5 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Pause 0 08 TPresente Asegura Presente 54 PauseTime Col Col 1 Loop End Sub Sub MovTwice Do While Cnt 2 Data 46 EscribirD Pause 0 05 TPresente Asegura Presente 54 PauseTime Control 1 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Leer leyendo on line 11 con 46 Do While aux gt 15 Msg box Beep MsgBox Es porsible que la Impresora est Off Line amp Chr 13 amp Chr 10 amp Presione el bot n On Line de la Impresora para continuar amp Chr 13 amp Chr 10 amp MovTwice 48 Leer Loop Control 0 EscribirC Pause 0 05 TPresente Asegura Presente 54 PauseTime Pause 0 05 0 3 TPresente Asegura Presente 54 PauseTime If Cnt 1 Then Pause 0 05 0 3 TPresente Asegura Presente 54 PauseTime End If Col Col 1 Cnt Cnt 1 Loop End Sub
9. Vaer Voc 4 75V lt Voc 5 25V Ratiometric transducers ADC0808 TL H 5672 7 FIGURE 9 Ratiometric Conversion System Applications Information continued The ADCO0808 needs less than a milliamp of supply current so developing the supply from the reference is readily ac complished In Figure 77 a ground referenced system is shown which generates the supply from the reference The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12 The LM301 is overcompensated to insure stability when loaded by the 10 uF output capacitor SUPPLY The top and bottom ladder voltages cannot exceed Voc and ground respectively but they can be symmetrically less than Vcc and greater than ground The center of the ladder voltage should always be near the center of the supply The sensitivity of the converter can be increased i e size of the LSB steps decreased by using a symmetrical reference system In Figure 13 a 2 5V reference is symmetrically cen tered about Vcc 2 since the same current flows in identical resistors This system with a 2 5V reference allows the LSB bit to be half the size of a 5V reference system DIGITAL OUTPUT REFERENCED TO GROUND v VREF ADCOBOB 4 75V Voc
10. gt SLOPE 22k0 FREQUENCY 77 5 VOLTAGE Ry ADJUST AMPLITUDE CONTROLLED 100kHz MAX SYMMETRY INPUT 1 ADJUST ES NOTE 10 See file number 475 and AN6668 for technical information FIGURE 16 FUNCTION GENERATOR FREQUENCY CAN BE VARIED 1 000 000 1 WITH A SINGLE CONTROL 15V eI I CA3600E NOTE 12 Qp 1000 Po 150mW AT THD 10 Ay cL 48dB LARGE SIGNAL BW 3 dB 50kHz NOTES 11 Transistors Qp2 and are parallel connected with Qg and Q42 respectively of the CA3130 12 See file number 619 FIGURE 17 CMOS TRANSISTOR ARRAY CA3600E CONNECTED AS POWER BOOSTER IN THE OUTPUT STAGE OF THE CA3130 14 HARRIS CA3130 CA3130A Typical Performance Curves 150 LOAD RESISTANCE 2kQ 140 130 120 110 100 90 OPEN LOOP VOLTAGE GAIN dB 80 100 50 0 50 100 TEMPERATURE C FIGURE 18 OPEN LOOP GAIN vs TEMPERATURE LOAD RESISTANCE co TA 25 C V 0 OUTPUT VOLTAGE BALANCED V 2 OUTPUT VOLTAGE HIGH V OR LOW V QUIESCENT SUPPLY CURRENT mA TOTAL SUPPLY VOLTAGE V FIGURE 20 QUIESCENT SUPPLY CURRENT vs SUPPLY VOLTAGE NEGATIVE SUPPLY VOLTAGE 0V Ta 25 C 10V 15V POSITIVE SUPPLY VOLTAGE 5V 1 10 a e o VOLTAGE DROP ACROSS PMOS OUTPUT STAGE TRANSISTOR V
11. n La descripci n hecha del circuito electr nico de interfase se la puede visualizar m s detalladamente en la figura 2 3 Figura 2 3 Descripci n detallada del circuito electr nico de interfase entre el sensor ptico y el CPU Convertidor V Corriente Voltaje Como se menciono anteriormente este circuito es el encargado de convertir la se al de corriente a voltaje Esta se al que es portadora de la informaci n queda ubicada en el rango de 0 a 5 voltios El diagrama esquem tico de este circuito es mostrado en la figura 2 2 Convertidor Anal gico Digital ADC0808 Al utilizar el puerto paralelo para ingresar datos al PC se hace imposible ingresar sefiales anal gicas Es por esta raz n que se ha utilizado un convertidor anal gico digital ADCO808 Hemos escogido el convertidor ADCO808 por que su l gica de control es compatible con microprocesadores adem s la conversi n en 8 bits binarios provee una resoluci n aceptable para nuestra aplicaci n En la figura 2 4 se muestra el esquem tico de una parte del circuito por medio del cual la informaci n es accesada a trav s del puerto paralelo a la PC 11 Alslador Nultiplewor 2224442 144 143 147 1 41 24d 243 242 2 3 bur MEDICO RN Tes e Q M ro 22522 ir Figura 2 4 En esta parte del circuito se puede observar
12. s ptimo INDICE GENERAL CAPITULO 1 Descripci n panor mica del Sistema Scanner Digital 3 1 1 Diagrama de bloques y elementos constituyentes 1 2 Detalle general del funcionamiento y control del sistema CAPITULO Il 2 Descripci n detallada del bloque que conforma el sistema de adquisici n de datos da 10 2 1 Funcionamiento y polarizaci n del sensor ptico y su interfase con el sistema 2 2 Descripci n del dise o y funcionamiento del bloque 2 Circuito electr nico de interfase entre el sensor ptico y el sistema controlador CAPITULO Ill 3 Sistema transportador del par ptico 3 1 Montaje Mec nico del Par Optico 3 2 Se ales de datos y control que manejan la impresora 3 3 Senales de estado de inter s de la impresora CAPITULO IV 4 Sistema controlador CAPITULO V 5 Sistema de alimentaci n 5 1 Analisis de la etapa de alimentaci n CAPITULO VI 6 Manual de usuario 6 1 Descripci n del manejo y servicio que ofrece el sistema 6 2 Interconexi n f sica del hardware CAPITULO VII 7 Conclusiones y Recomendaciones 7 1 Limitaciones del sistema 7 2 Posibles mejoras y ampliaciones del servicio 7 3 Aplicaciones APENDICES APENDICE A Especificaciones t cnicas del amplificador CA3130 APENDICE B Especificaciones t cnicas del convertidor A D ADCO808 APENDICE C Especificaciones t cnicas del 7415244 APENDICE D Especificaciones t cnic
13. 3 are at a common mode potential of 7 5V with respect to negative supply Terminal 4 Figure 3 contains data showing the variation of input current as a function of common mode input voltage at Ta 25 C 5 HARRIS CA3130 CA3130A These data show that circuit designers can advantageously exploit these characteristics to design circuits which typically require an input current of less than 1pA provided the common mode input voltage does not exceed 2V As previously noted the input current is essentially the result of the leakage current through the gate protection diodes in the input circuit and therefore a function of the applied voltage Although the finite resistance of the glass terminal to case insulator of the metal can package also contributes an increment of leakage current there are useful compensating factors Because the gate protection network functions as if it is connected to Terminal 4 potential and the Metal Can case of the CA3130 is also internally tied to Terminal 4 input Terminal 3 is essentially guarded from spurious leakage currents 10 A a oa INPUT VOLTAGE V 2 5 A 0 1 2 3 4 5 6 7 INPUT CURRENT pA FIGURE 3 INPUT CURRENT vs COMMON MODE VOLTAGE Offset Nulling Offset voltage nulling is usually accomplished with a 100 000Q potentiometer connected across Terminals 1 and 5 and with the potentiometer slider arm connected to Terminal 4 A fine offs
14. 4 Typical Error Curve Connection Diagrams Dual In Line Package Molded Chip Carrier Package lt m 28832111 4 12 ns 33 23 22 21 20 19 IN6 4 ADD A No 7 5 ADD B M IN2 START 6 ADD C Eoc 17 Ns 7575 271 5 INA INS OUTPUT ENABLE CLOCK we Vcc Veer 27558 3 8 GND E ss 7 2 m 2 5 TL H 5672 11 o Order Number ADCO808CCN ADCO809CCN TL H 5672 12 ADCO808CCJ ADCO808CJ Order Number ADCO808CCV or ADCO809CCV See NS Package J28A or N28A See NS Package V28A Timing Diagram START 50 50 tws gt ALE 50 50 STABLE ADDRESS ANALOG X X INPUT STABLE COMPARATOR INPUT INTERNAL NODE OUTPUT ENABLE EOC 50 te TRISTATE OUTPUTS n yE A A P L r ZH ZE gt TL H 5672 4 FIGURE 5 Typical Performance Characteristics 3 3 z 5 a 3 5 E E Vin V TL H 5672 5 FIGURE 6 Comparator liN vs Vin FIGURE 7 Multiplexer Ron vs Vin Voc VreF 5V Voc VreF 5V TRI STATE Test Circuits and Timing Diagrams tin tH1 tig 10 pF C_ 50 pF Q v OUTPUT ENABLE GND OUTPUT ENABLE VoH 90 OUTPUT 50 GND toH tHo 10 pF tHo CL 50 pF 9 T Vec OUTPUT ENABLE GND OUTPUT ENABLE OUTPUT 50 10 VoL TL H 5672
15. CA3130 to the mid point of the supply voltage and Rg is the feedback resistor The pulse repetition rate is selected by positioning S4 to the desired position and the rate remains essentially constant when the resistors which determine and off period are adjusted Function Generator Figure 16 contains a schematic diagram of a function generator using the CA3130 in the integrator and threshold detector functions This circuit generates a triangular or square wave output that can be swept over a 1 000 000 1 range 0 1Hz to 100kHz by means of a single control Ry voltage control input is also available for remote sweep control 12 HARRIS CA3130 CA3130A The heart of the frequency determining system is an operational transconductance amplifier OTA see Note 10 IC4 operated as a voltage controlled current source The output lo is a current applied directly to the integrating capacitor C4 in the feedback loop of the integrator using CA3130 to provide the triangular wave output Potentiometer is used to adjust the circuit for slope symmetry of positive going and negative going signal excursions Another CA3130 ICs is used as a controlled switch to set the excursion limits of the triangular output from the integrator circuit Capacitor Co is a peaking adjustment to optimize the high frequency square wave performance of the circuit Potentiometer R3 is adjustable t
16. HARRIS CA3130 CA3130A 6Vp p INPUT BW 3dB 1 3MHz 0 3Vp p INPUT BW 3dB 240kHz FIGURE 12A PEAK POSITIVE DETECTOR CIRCUIT 6Vp p INPUT BW 3dB 360kHz 0 3Vp p INPUT BW 3dB 320kHz DC OUTPUT FIGURE 12B PEAK NEGATIVE DETECTOR CIRCUIT FIGURE 12 PEAK DETECTOR CIRCUITS CURRENT LIMIT ADJ 30 20V INPUT OUTPUT 0 TO 13V ERROR 1 AMPLIFIER VOLTAGE ADJUST REGULATION NO LOAD TO FULL LOAD lt 0 01 INPUT REGULATION 0 02 V HUM AND NOISE OUTPUT 25uV UP TO 100kHz FIGURE 13 VOLTAGE REGULATOR CIRCUIT 0V TO 13V AT 40mA 11 HARRIS CA3130 CA3130A 55V INPUT REGULATION NO LOAD TO FULL LOAD lt 0 005 INPUT REGULATION 0 01 V HUM AND NOISE OUTPUT lt 250uVnws UP TO 100kHz VOLTAGE ADJUST CURRENT LIMIT ADJUST EN 1000pF 2N5294 100uF OUTPUT 0 1 TO 50V AT 1A FIGURE 14 VOLTAGE REGULATOR CIRCUIT 0 1V TO 50V AT 1A Error Amplifier in Regulated Power Supplies The CA3130 is an ideal choice for error amplifier service in regulated power supplies since it can function as an error amplifier when the regulated output voltage is required to approach zero Figure 13 shows the schematic diagram of a 40mA power supply capable of providing regulated output voltage by continuous adjustment over the range from OV to 13V and in ICo CA3086 transistor array IC function as zen
17. Specifications ADCO808CJ 4 5V lt Voc lt 5 5V 55 C lt Ta lt 125 C unless otherwise noted ADCO0808CCJ ADCO808CCN ADCO808CCV ADCO809CCN and ADCO809CCV 4 75 lt Vcc lt 5 25V 40 lt lt 85 C un less otherwise noted Symbol Parameter Conditions Min Typ Max Units ANALOG MULTIPLEXER lOFF OFF Channel Leakage Current Voc 5V Vin 5V Ta 25 C 10 200 nA Tmin to 1 0 pA loFF OFF Chamnel Leakage Current Vec 5V Vin 9 Ta 25 C 200 10 nA Tmin to 1 0 pA Electrical Characteristics continued Digital Levels and DC Specifications ADCO808CJ 4 5 lt lt 5 5 55 C lt Ta lt 125 C unless otherwise noted ADCO0808CCJ ADCO808CCN ADCO808CCV ADCO809CCN and ADCO809CCV 4 75 lt lt 5 25 40 C lt Ta lt 85 C un less otherwise noted Symbol Parameter Conditions Min Typ Max Units CONTROL INPUTS ViN 1 Logical 1 Input Voltage Voc 1 5 VIN 0 Logical 0 Input Voltage 1 5 liN 1 Logical 1 Input Current 15V 1 0 pA The Control Inputs Logical 0 Input Current 0 1 0 pA The Control Inputs lcc Supply Current foLk 640 kHz 0 3 3 0 mA DATA OUTPUTS AND EOC INTERRUPT Vour 1 Logical 1 Output Voltage lo 360 pA Voc 0 4 V Vour 0 Logical 0 Output Voltage lp 1 6 mA 0 45 V VOUT 0 Logical 0 Output Voltage EOC lo 1 2 mA 0 45 V lout TRI STATE
18. The average value of the comparator input current varies directly with clock frequency and with as shown in Fig ure 6 If no filter capacitors are used at the analog inputs and the signal source impedances are low the comparator input current should not introduce converter errors as the tran sient created by the capacitance discharge will die out be fore the comparator output is strobed If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current It will then take on the character istics of a DC bias current whose effect can be predicted conventionally 10 Typical Application READ INTERRUPT ADDRESS INTERRUPT DECODE AD4 AD15 MSB ADC0D808 ADC0809 080 LSB 5V SUPPLY Vin 8 0 5V GROUND ANALOG INPUT RANGE Vin 1 TL H 5672 10 Address latches needed for 8085 SC MP interfacing the ADC0808 to a microprocessor MICROPROCESSOR INTERFACE TABLE PROCESSOR READ WRITE INTERRUPT COMMENT 8080 MEMR MEMW INTR Thru RST Circuit 8085 RD WR INTR Thru RST Circuit Z 80 RD WR INT Thru RST Circuit Mode 0 SC MP NRDS NWDS SA Thru Sense A 6800 VMA 29R W VMAedeR W IRQA or IRQB Thru PIA Ordering Information TEMPERATURE RANGE 40 C to 85 C 55 C to 125 C Error 1 LSB Unadjusted ADCO808CCN ADCO808CCV ADC0808CCJ ADCO808CJ
19. Vwn debido a la rectificaci n tendr una frecuencia dos veces mayor esto es 120 Hz Si deseamos que el voltaje de rizado sea m nimo el 0 80 del valor DC entonces tendremos que el valor de los capacitores a la entrada de los rectificadores ser 0 8 100 Vun po VNR min 0 8 100 Vun po Vica 15 57 0 096 VNR m n 15 47 V Adem s como VNuR m n f C Y conociendo que la carga del circuito electr nico que lo conforman los integrados del mismo consume un estimado de 40 mA es decir INR DO 40 mA entonces C Iunio f VuR m x 3472 uF Pero disponemos de capacitores de 1000uF por lo que utilizaremos tres de estos capacitores en paralelo para la entrada del rectificador LM7805 Escogemos entonces 5 1000uF Haciendo un an lisis similar se puede obtener el mismo valor para el capacitor a la entrada del rectificador LM7905 por lo tanto Cy Cs Co 1000uF Luego para eliminar el rizado Vyr se han utilizado los reguladores de voltaje ya antes mencionados los cuales proporcionan un nivel 5 V sin rizo y se tiene la sefial que alimentar a los integrados del circuito electr nico Para la polarizaci n del fotosensor necesitamos de una se al de 5 VDC para luego reducirla a 1 VDC con la ayuda de un arreglo de amplificadores operacionales
20. constant under dynamic operating conditions as long as the transistors are operated in the linear portion of their voltage transfer characteristics see Figure 2 If either or Q42 are swung out of their linear regions toward cut off a non linear region there will be a corresponding reduction in supply current In the extreme case e g with Terminal 8 swung down to ground potential or tied to ground NMOS transistor Q42 is completely cut off and the supply current to series connected transistors Qg Q4 goes essentially to zero The two preceding stages in the CA3130 however continue to draw modest supply current see the lower curve in Figure 20 even though the output stage is strobed off Figure 6A shows a dual supply arrangement for the output stage that can also be strobed off assuming ee by pulling the potential of Terminal 8 down to that of Terminal 4 Let it now be assumed that a load resistance of nominal value e g 2kQ is connected between Terminal 6 and ground in the circuit of Figure 6B Let it be assumed again that the input terminal bias Terminals 2 and 3 is such that the output terminal No 6 voltage is at V 2 Since PMOS transistor must now supply quiescent current to both RL and transistor it should be apparent that under these conditions the supply current must increase as an inverse function of the magnitude Figure 22 shows the voltage drop across PMOS transistor Qg as a function of
21. input characteristics over those of the CA3130 Pinouts CA3130 CA3130A PDIP SOIC TOP VIEW September 1998 File Number 817 4 Features MOSFET Input Stage Provides Very High Z 1 5 TQ 1 5 x 10120 Very 5pA Typ at 15V Operation FIMUM EE 2pA Typ at 5V Operation Ideal for Single Supply Applications Common Mode Input Voltage Range Includes Negative Supply Rail Input Terminals can be Swung 0 5V Below Negative Supply Rail CMOS Output Stage Permits Signal Swing to Either or both Supply Rails Applications Ground Referenced Single Supply Amplifiers Fast Sample Hold Amplifiers Long Duration Timers Monostables High Input Impedance Comparators Ideal Interface with Digital CMOS High Input Impedance Wideband Amplifiers Voltage Followers e g Follower for Single Supply D A Converter Voltage Regulators Permits Control of Output Voltage Down to 0 Peak Detectors Single Supply Full Wave Precision Rectifiers Photo Diode Sensor Amplifiers Ordering Information TEMP PART NO RANGE PKG BRAND 9C PACKAGE NO CA3130AE 55 125 8 Ld PDIP E8 3 CA3130AM 55 125 8 Ld SOIC 8 15 3130A CA3130 CA3130A METAL CAN CA3130AM96 55to125 8Ld SOIC M8 15 TOP VIEW 3130A Tape and Reel PHASE 1 COMPENSATION STROBE CA3130AT 55to 125 8 Pin Metal Can T8 C CA3130E 55
22. interfaced with CMOS input logic e g 10V logic levels are used in the circuit of Figure 10 The circuit uses an R 2R voltage ladder network with the output potential obtained directly by terminating the ladder arms at either the positive or the negative power supply terminal Each CD4007A contains three inverters each inverter functioning as a single pole double throw switch to terminate an arm of the R 2R network at either the positive or negative power supply terminal The resistor ladder is an assembly of 196 tolerance metal oxide film resistors The five arms requiring the highest accuracy are assembled with series and parallel combinations of 806 000Q resistors from the same manufacturing lot A single 15V supply provides a positive bus for the CA3130 follower amplifier and feeds the CA3085 voltage regulator A scale adjust function is provided by the regulator output control set to a nominal 10V level in this system The line voltage regulation approximately 0 2 permits a 9 bit accuracy to be maintained with variations of several volts in the supply The flexibility afforded by the CMOS building blocks simplifies the design of DAC systems tailored to particular needs Single Supply Absolute Value Ideal Full Wave Rectifier The absolute value circuit using the CA3130 is shown in Figure 11 During positive excursions the input signal is fed through the feedback network directly to the output Simultaneously the
23. l mina dependiendo de los contrastes de grises En este momento es cuando el foto sensor recibe la luz atenuada y es sta caracter stica precisamente la que lleva la informaci n El dispositivo sensor va montado sobre el carro de una impresora matricial la cual le presta el servicio de transportaci n para poder barrer la radiograf a tanto en el sentido horizontal como en el sentido vertical Luego seguidamente tenemos el bloque Circuito Electr nico de interfase que es donde se realiza el tratamiento de la se al que proporciona el foto sensor Debemos mencionar que el foto sensor al ser excitado por la luz tiene la capacidad de conducir mayor menor cantidad de corriente dependiendo de la mayor o menor intensidad luminosa De esta forma la luz es transformada en corriente el ctrica pero de muy poca intensidad y es por esto que se hace necesaria la implementaci n de ste segundo bloque La funci n principal de este segundo bloque es precisamente amplificar la corriente a la vez que se transforma esta senal en una sefial de voltaje comprendida en el rango de 0 a 5 Voltios Y este es el rango apropiado para trabajar con el convertidor anal gico digital ADCO808 Este bloque que adem s convierte la sefial anal gica de voltaje en una se al digital de 8 bits es necesario debido a que toda la informaci n contenida en la senal de voltaje ser analizada y procesada por el microprocesador de una PC El tercer
24. la realizaci n de los objetivos anteriormente expuestos nos valdremos de la ayuda de Un sensor ptico que trabaja en el rango de la luz infrarroja El lenguaje de programaci n de alto nivel Visual Basic 5 el diseno del software de aplicaci n que provee una interfase amigable con el usuario para establecer un manejo sencillo El manejo del puerto paralelo que el lenguaje antes mencionado puede hacer a trav s de las librer as de enlace din mico DLL s inpout32 dll Una impresora como medio de soporte transporte del sensor par Optico Una base de datos para poder almacenar de una manera clasificada los datos que tienen la informaci n de la imagen ademas que permita el acceso sencillo a la informaci n La implementaci n de ste sistema le evitar a un usuario ej un m dico la necesidad de archivar una radiograf a en su lugar lo har en la memoria de un PC Una vez almacenada la informaci n se podr realizar tratamiento digital de la imagen as como la distribuci n de la misma por los medios de comunicaci n que maneja un PC Internet fax etc Es importante mencionar que este proyecto tal como se lo plante inicialmente sirve exclusivamente para fines acad micos debido a las limitaciones de resoluci n y rapidez En los cap tulos finales de esta tesis se propone una forma diferente de implementar este sistema de manera que resulte un poco m
25. load current at several supply voltages Figure 2 shows the voltage transfer characteristics of the output stage for several values of load resistance Wideband Noise From the standpoint of low noise performance considerations the use of the CA3130 is most advantageous in applications where in the source resistance of the input signal is on the order of 1MQ or more In this case the total input referred noise voltage is typically only 23uV when the test circuit amplifier of Figure 7 is operated at a total supply voltage of 15V This value of total input referred noise remains essentially constant even though the value of source resistance is raised by an order of magnitude This characteristic is due to the fact that reactance of the input capacitance becomes a significant 7 HARRIS CA3130 CA3130A factor in shunting the source resistance It should be noted however that for values of source resistance very much greater than 1MQ the total noise voltage generated can be dominated by the thermal noise contributions of both the feedback and source resistors 7 5V 0 01uF NOISE o VOLTAGE OUTPUT 30 1kQ BW 3dB 200kHz TOTAL NOISE VOLTAGE REFERRED TO INPUT 23uV TYP LI FIGURE 7 TEST CIRCUIT AMPLIFIER 30 dB GAIN USED FOR WIDEBAND NOISE MEASUREMENTS 1kQ Typical Applications Voltage Followers Operational amplifiers with very high input resistances like the CA3130 are particula
26. positive excursion of the input signal also drives the output terminal No 6 of the inverting amplifier in a negative going excursion such that the 1N914 diode effectively disconnects the amplifier from the signal path During a negative going excursion of the input signal the CA3130 functions as a normal inverting amplifier with a gain equal to Ro R4 When the equality of the two equations shown in Figure 11 is satisfied the full wave output is symmetrical Peak Detectors Peak detector circuits are easily implemented with the CA3130 as illustrated in Figure 12 for both the peak positive and the peak negative circuit It should be noted that with large signal inputs the bandwidth of the peak negative circuit is much less than that of the peak positive circuit The second stage of the CA3130 limits the bandwidth in this case Negative going output signal excursion requires a positive going signal excursion at the collector of transistor Q41 which is loaded by the intrinsic capacitance of the associated circuitry in this mode On the other hand during a negative going signal excursion at the collector of Q4 the transistor functions in an active pull down mode so that the intrinsic capacitance can be discharged more expeditiously 8 HARRIS CA3130 CA3130A BW 3dB 4MHz SR 10V us 0 1uF OFFSET ADJUST 0 1uF Top Trace Output Center Trace Input FIGURE 8A SMALL SIGNAL RESPONSE 50mV DIV 200ns
27. tuit Cre tue 4 MA HOM ANC d tole C 5 F a 2 y qq PEL bledo of fotota poks n al 5 bob bbb is Al 5 ee 2 Y 2 mmimmmmmm 9 wis a Ma y 21 16 m 1 To I B T ty a hid gt oF e F y 5 Ee po T E ms z 4 Lid E 52 ad C3 227 im Ay See ted I 1 ote babe Foi Fol bu far az INEO Cs i dr 1 m 9 AX UE VOM OID IOI ES o a eo C n n o Aisiocor APENDICE F CODIGO DEL SOFTWARE Option Explicit Private Pause As Variant Private Start As Variant Private Sub Form_activate OptNormal Value False OptReducido Value False Set Picture1 Picture LoadPicture c dalton tropiespol clock03 ico Lb12 BackColor amp HFF00 amp Lb12 Caption Col 7 Fila 0 Color 0 Lbl1 Caption VarTabla If frmMain Optscan Value True Then inipto ChDir App Path ChDrive App Path Reg 0 no se ha scaneado atin CmdScan Visible True CmdCerrar Visible True CmdAbrir Visible False CmdSalir Visible False Else CmdScan Visible False CmdCerrar Visible False CmdAbrir Visible True CmdSalir Visible True End If Set Picturel Picture LoadPicture c dalton tropiespol face03 ico End Sub Private Sub inipto pto Sub Priv
28. uA741 Este arreglo se lo muestra en la figura 5 2 Figura 5 2 Esquem tico del circuito encargado de proporcionar los 1 VDC al sistema Scanner Digital para la polarizaci n del fotosensor Finalmente para seguridad del circuito se ha colocado un fusible en el primario para el caso eventual de que se presente alg n tipo de sobre corriente CAPITULO 6 6 Manual de usuario 6 1 Descripcion del manejo y servicio que ofrece el sistema El software de aplicaci n hace uso de varias etapas presentaciones las cuales van siendo mostradas seg n los requerimientos del usuario Para poder entenderlo mejor se sugiere que se haga uso del diagrama de flujo general del software que se muestra en la figura 4 2 La primera etapa figura 6 1 presenta las tres opciones principales del programa e Scan Abrir Salir Abrir Salir Figura 6 1 Primera etapa del software de aplicaci n Aqu se permite escoger cualquiera de las 3 funciones principales del programa Al escoger la primera opci n el usuario tendr la oportunidad de escoger el lugar archivo donde desee guardar la informaci n segunda etapa figura 6 2 Selecci n de Paciente C digo Modo 2 IARE Figura 6 2 Segunda etapa del software de aplicaci n Aqu se permite escoger cualquiera de los 5 archivos predeterminados en donde se desea o guardar la informaci n de la imagen que se capturar o mostrar en la panta
29. 09CCN NS Package Number N28B 13 ADCO0808 ADCO0809 8 Bit Compatible A D Converters with 8 Channel Multiplexer Physical Dimensions inches millimeters Continued 0 006 0 450 900 0 15 11 43 PIN 1 IDENT 1 26 0 017 0 004 0 02940 003 0 4340 10 0 74 0 08 d 5 25 F 0 410 0 020 10 41 0 51 11 19 12 18 SEATING PLANE 1 0 050 gt Md 1 27 0 020 MIN 0 300 al 0 51 7 62 0 105 0 015 0 045 2 6730 38 459 X 1 14 0 165 0 180 4 19 4 57 0 004 10101 HU 0 490 0 005 typ 1 2 45 0 1 3 28 REV Molded Chip Carrier V Order Number ADCO808CCV or ADCO809CCV NS Package Number V28A LIFE SUPPORT POLICY NATIONAL S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION As used herein 1 Life support devices or systems are devices or systems which a are intended for surgical implant into the body or b support or sustain life and whose failure to perform when properly used in accordance with instructions for use provided in the labeling can be reasonably expected to result in a significant injury to the user 2 A critical component is any component of a life support device or system whose failure to perform can be reasonably expected t
30. 6 FIGURE 8 Applications Information OPERATION 1 0 RATIOMETRIC CONVERSION The ADCO0808 ADCO0809 is designed as a complete Data Acquisition System DAS for ratiometric conversion sys tems In ratiometric systems the physical variable being measured is expressed as a percentage of full scale which is not necessarily related to an absolute standard The volt age input to the ADC0808 is expressed by the equation VIN Dx Vis Vz Dmax DmiN Vin Input voltage into the ADCO808 Full scale voltage Vz Zero voltage Dx Data point being measured Dmax Maximum data limit Dmin Minimum data limit A good example of a ratiometric transducer is a potentiome ter used as a position sensor The position of the wiper is directly proportional to the output voltage which is a ratio of the full scale voltage across it Since the data is represent ed as a proportion of full scale reference requirements are greatly reduced eliminating a large source of error and cost for many applications A major advantage of the ADC0808 ADC0809 is that the input voltage range is equal to the sup ply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs Figure 9 Ratiometric transducers such as potentiometers strain gauges thermistor bridges pressure transducers etc are suitable for measuring proportional relationships however many types o
31. DIV FIGURE 9A OUTPUT WAVEFORM WITH INPUT SIGNAL RAMPING 2V DIV 500us DIV Top Trace Output Signal 2V Div 5us Div Center Trace Difference Signa 5mV Div 5us Div Bottom Trace Input Signal 2V Div 5us Div FIGURE 8B INPUT OUTPUT DIFFERENCE SIGNAL SHOWING SETTLING TIME MEASUREMENT MADE WITH TEKTRONIX 7A13 DIFFERENTIAL AMPLIFIER FIGURE 8 SPLIT SUPPLY VOLTAGE FOLLOWER WITH ASSOCIATED WAVEFORMS Top Trace Output 5V Div 200us Div Bottom Trace Input Signal 5V Div 200us Div FIGURE 9B OUTPUT WAVEFORM WITH GROUND REFERENCE SINE WAVE INPUT FIGURE 9 SINGLE SUPPLY VOLTAGE FOLLOWER WITH ASSOCIATED WAVEFORMS e g FOR USE IN SINGLE SUPPLY D A CONVERTER SEE FIGURE 9 IN AN6080 9 HARRIS CA3130 CA3130A 10V LOGIC INPUTS 10 010V REQUIRED BIT RATIO MATCH 1 STANDARD 2 40 1 3 0 2 4 0 496 CD4007A 5 0 8 SWITCHES 6 9 1 ABS NOTE All resistances are in ohms PARALLELED RESISTORS 10K VOLTAGE eae 415v REGULATOR OUTPUT 10 010V VOLTAGE FOLLOWER 22 1k 1 REGULATED 4K VOLTAGE ADJ 3 83k 1 Top Trace Output Signal 2V Div Bottom Trace Input Signal 10V Div 4kQ 52 6kQ Time base on both traces 0 2ms Div 20Vp p Input BW 3dB 230kHz DC Output Avg 3 2V 1Vp p Input BW 3dB 130kHz DC Output Avg 160mV FIGURE 11 SINGLE SUPPLY ABSOLUTE VALUE IDEAL FULL WAVE RECTIFIER WITH ASSOCIATED WAVEFORMS 10
32. ESCUELA SUPERIOR POLITECNICA DEL LITORAL FACULTAD DE INGENIERIA EN ELECTRICIDAD Y COMPUTACI N PROYECTO DE GRADUACION Dise o e Implementaci n de un Scanner Digital con aplicaci n m dica Previo a la obtenci n del titulo de INGENIERO EN ELECTRICIDAD ESPECIALIZACION ELECTRONICA Presentado por DALTON DOMINGUEZ JACOME MELVIN MURILLO MARCILLO GUAYAQUIL ECUADOR ANO 1999 AGRADECIMIENTO A Dios por la fuerza Un especial reconocimiento a nuestro profesor Ing Miguel Yapur A por su colaboraci n y apoyo para la realizaci n de este trabajo DEDICATORIA A nuestros padres hermanos que todo momento nos brindaron su comprensi n y apoyo TRIBUNAL DE GRADUACION Dr Crist bal Mera Ing Miguel Yapur A DECANO DE LA FIEC DIRECTOR DE TOPICO Ing Juan del Pozo Ing Nelson Layedra VOCAL VOCAL DECLARACION EXPRESA La responsabilidad por los hechos ideas y doctrinas expuestos en esta tesis nos corresponden exclusiva mente y el patrimonio intelectual de la mismaa la ESCUELA SUPERIOR POLITECNICA DEL LITORAL Reglamento de Examenes y Titulos profesionales de la ESPOL Dalton Mois s Dominguez Jacome Melvin Paul Murillo Marcillo RESUMEN Los objetivos principales que pretende desarrollar ste trabajo se concentran basicamente en Disenar dispositivo que permita capturar almacenar mostrar la imagen de una radiografia en el PC Implementar el dise o planteado Para
33. Easy interface to all microprocessors monolithic CMOS device with 8 bit analog to digital con m Operates ratiometrically or with 5 Vpc or analog span verter 8 channel multiplexer and microprocessor compati adjusted voltage reference ble control logic The 8 bit A D converter uses successive W No zero or full scale adjust required approximation as the conversion technique The converter y g channel multiplexer with address logic features a high impedance chopper stabilized comparator to 5V input range with single 5V power supply 256R voltage divider with analog switch tree and a succes m Outputs meet TTL voltage level specifications sive approximation register The 8 channel multiplexer can 4 directly access any of 8 single ended analog signals Standard hermetic or molded 28 pin DIP package The device eliminates the need for external zero and full mece molded Chip Garnier package scale adjustments Easy interfacing to microprocessors is m ADCOBOB equivalent to 74 949 provided by the latched and decoded multiplexer address 8 ADCO809 equivalent to MM74C949 1 inputs and latched TTL TRI STATE outputs The design of the ADCO808 ADC0809 has been optimized Key Specifications by incorporating the most desirable aspects of several A D Resolution 8 Bits conversion techniques The ADC0808 ADC0809 offers high m Total Unadjusted Error LSB and 1 LSB speed high accuracy minimal temperature dependence m Single Supply 5
34. Output Current Vo 5V 3 pA Vo 0 8 pA Electrical Characteristics Timing Specifications Vcc Vngr 4 5V VRer GND t t 20 ns and Ta 25 C unless otherwise noted Symbol Parameter Conditions MIn Typ Max Units tws Minimum Start Pulse Width Figure 5 100 200 ns twALE Minimum ALE Pulse Width Figure 5 100 200 ns ts Minimum Address Set Up Time Figure 5 25 50 ns ty Minimum Address Hold Time Figure 5 25 50 ns tp Analog MUX Delay Time 002 Figure 5 1 2 5 ps From ALE tHo OE Control to Q Logic State 50 pF 10k Figure 8 125 250 ns OE Control to Hi Z 10 pF RL 10k Figure 8 125 250 ns tc Conversion Time fc 640 kHz Figure 5 Note 7 90 100 116 ps Clock Frequency 10 640 1280 kHz teoc EOC Delay Time Figure 5 0 8 2 uS Clock Periods Cin Input Capacitance At Control Inputs 10 15 pF TRI STATE Output At TRI STATE Outputs Note 12 10 15 pF Capacitance Note 1 Absolute Maximum Ratings indicate limits beyond which damage to the device may occur DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions Note 2 All voltages are measured with respect to GND unless othewise specified Note 3 A zener diode exists internally from Vcc to GND and has a typical breakdown voltage of 7 Vpc Note 4 Two on chip diodes are tied to each analog input which will f
35. RATION FIGURE 6 CA3130 OUTPUT STAGE IN DUAL AND SINGLE POWER SUPPLY OPERATION Power Supply Considerations Because the CA3130 is very useful in single supply applications it is pertinent to review some considerations relating to power supply current consumption under both single and dual supply service Figures 6A and 6B show the CA3130 connected for both dual and single supply operation Dual supply Operation When the output voltage at Terminal 6 is OV the currents supplied by the two power supplies are equal When the gate terminals of Qg and Q42 are driven increasingly positive with respect to ground current flow through Q4 from the negative supply to the load is increased and current flow through Qg from the positive supply decreases correspondingly When the gate terminals of Qg and Q42 are driven increasingly negative with respect to ground current flow through Qg is increased and current flow through Q42 is decreased accordingly Single supply Operation Initially let it be assumed that the value of RI is very high or disconnected and that the input terminal bias Terminals 2 and 3 is such that the output terminal No 6 voltage is at V 2 i e the voltage drops across and Q42 are of equal magnitude Figure 20 shows typical quiescent supply current vs supply voltage for the CA3130 operated under these conditions Since the output stage is operating as a Class A amplifier the supply current will remain
36. SN54 74LS240 Voc B B m e EE E m SN54 74LS241 Vcc 1Y1 B m B 1Y4 2A 20 19 j 16 EU gt EWIESIESIESIES A PJ 1G 1A1 2Y4 1A2 2 1A3 2Y2 1A4 2Y1 GND SN54 74LS244 Vcc 1Y1 m n 1Y4 2A1 1 18 10 ES 1G 1A1 2Y4 1A2 2 1A3 2Y2 1A4 2Y1 GND gt BETES 1 2 3 4 5 A ajaja FAST AND LS TTL DATA 5 1 SN54 74LS240 SN54 74LS241 SN54 74LS244 OCTAL BUFFER LINE DRIVER WITH 3 STATE OUTPUTS LOW POWER SCHOTTKY J SUFFIX CERAMIC CASE 732 03 N SUFFIX PLASTIC CASE 738 03 DW SUFFIX SOIC CASE 751D 03 ORDERING INFORMATION SN54LSXXXJ Ceramic SN74LSXXXN Plastic SN74LSXXXDW SOIC SN54 74LS240 SN54 74LS241 SN54 74LS244 TRUTH TABLES SN54 74LS240 SN54 74LS244 L L L L H H H X Z SN54 74LS241 INPUTS EAS ETA OUTPUT OUTPUT EMRA L L L H H X H HIGH Voltage Level L LOW Voltage Level X Immaterial Z HIGH Impedance GUARANTEED OPERATING RANGES Parameter Supply Voltage Operating Ambient Temperature Range FAST AND LS TTL DATA 5 2 SN54 74LS240 SN54 74LS241 e SN54 74L S244 DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE unless otherwise specified SEE Input LOW Voltage Hysteresis Input Clamp Diode Voltage 54 74 Output HIGH Voltage 54 74 54 74 Output LOW Voltage
37. SW2 4 SWITCH POSITIONS Figure 5 FAST AND LS TTL DATA 5 4 APENDICE D M MOTOROLA SN54 74LS245 OCTAL BUS TRANSCEIVER The SN54 74LS245 is an Octal Bus Transmitter Receiver designed for 8 line asynchronous 2 way data communication between data buses Direction Input DR controls transmission of Data from bus A to bus B or bus B to bus A depending upon its logic level The Enable input E can be used to isolate the buses OCTAL BUS TRANSCEIVER e Hysteresis Inputs to Improve Noise Immunity 2 Way Asynchronous Data Bus Communication Input Diodes Limit High Speed Termination Effects e ESD 3500 Volts LOW POWER SCHOTTKY LOGIC AND CONNECTION DIAGRAMS DIP TOP VIEW J SUFFIX CERAMIC CASE 732 03 20 SUFFIX PLASTIC CASE 738 03 20 Be 1 E B2 B4 B5 B7 B8 12 SIE I DIR A1 A4 5 7 8 GND DW SUFFIX SOIC TRUTH TABLE CASE 751D 03 INPUTS L L Bus B Data to Bus A L H Bus A Data to Bus B H X Isolation SN54LSXXXJ Ceramic H HIGH Voltage Level SN7ALSXXXN Plastic L LOW Voltage Level SN74LSXXXDW SOIC X Immaterial ORDERING INFORMATION GUARANTEED OPERATING RANGES Voc Supply Voltage 54 4 5 5 0 5 5 V 74 4 75 5 0 5 25 Operating Ambient Temperature Range 70 IOH mA Output Current High 54 12 mA 74 15 IOL Output Current Low 54 12 mA 74 24 FAST AND LS TTL DATA 5 1 SN54 74LS245 DC CHARACTERIS
38. TICS OVER OPERATING TEMPERATURE RANGE unless otherwise specified 0 V Guaranteed Input LOW Voltage for All Inputs 7 Voc MIN 18 mA Voc MIN 3 0 mA Voc MIN MAX Voc Vcc MIN VIN VIL or ViH per Truth Table VIL Voc MAX Vout 2 7 V Power Supply Current Total Output HIGH Total Output LOW Total at HIGH Z Note 1 Not more than one output should be shorted at a time nor for more than 1 second AC CHARACTERISTICS Ta 25 C Vcc 5 0 V TRISE TFALL lt 6 0 ns tPLH 8 0 12 tPHL Propagation Delay Data to Output MES 12 ns CEN TECATE merma iz _ Oupurbiatie Tine ron towne 8 fez pia Tine rom 2 FAST AND LS TTL DATA 5 2 APENDICE E e t re 5 E d e e AA Fi k gt 5 3 CY n 28 o gt o lt 6 bel Y 9 vo h ae 4 1 amp 81 6 vom AW u t D iv 4 amp xx d m Je fate E trib zoe lt F om o Lu PM AS D Noo YX 2 i 1 A iit BLU PY QU C b i 1 h m Seo os ao 2 ra 13 RROR z 1 La 1 a vo toe i o FND no Pu DB T 24 C wa 94 8 a bal 54 9 9 BA t rf px Vp A 2 ITO OTS m 4
39. Tabla Update End Sub Sub PauseTime Start Timer Set start time Do While Timer lt Start Pause DoEvents Loop End Sub APENDICE G 5 POLITECNICA DEL UNGRA CIB ESPOf Imagen de la radiografia que ha sido almacenada en la PC APENDICE H CURVA DE SENSIBILIDAD DEL SENSOR OPTICO Para convertir la se al lum nica portadora de informaci n a una se al el ctrica se utiliz el circuito mostrado en la figura 2 2 En condiciones de no iluminaci n ausencia de luz infrarroja el sensor presenta alta impedancia que impide el flujo de la corriente a trav s de l En condiciones de iluminaci n directa el sensor presenta muy baja impedancia permitiendo el m ximo flujo de corriente a trav s de l Por experimentaci n y utilizando el circuito antes mencionado obtuvimos la curva de sensibilidad del sensor ptico Voltaje vs Cantidad de luz captada por el sensor El voltaje que se midi tiene informaci n de la corriente que el sensor esta conduciendo figura 2 2 Vout Rf En nuestro caso Rf 100 La experiencia para obtener la curva mas adelante mostrada fue realizada colocando entre el par ptico diferentes sectores de la radiograf a con distintas tonalidades de grises Obteniendo de esta manera valores de voltajes mas altos a medida que la tonalidad de gris era menos oscura claridad Vout Curva de sensibilidad del sensor dptico Cantidad de luz captada por el senso
40. Vpc excellent long term accuracy and repeatability and con m Low Power 15 mW sumes minimal power These features make this device m Conversion Time 100 ps ideally suited to applications from process and machine control to consumer and automotive applications For 16 channel multiplexer with common output sample hold port see ADC0816 data sheet See AN 247 for more informa tion Block Diagram START CLOCK CONTROL 4 TIMING TRI STATE OUTPUT LATCH BUFFER END OF CONVERSION INTERRUPT 8 CHANNELS MULTIPLEXING ANALOG SWITCHES 8 ANALOG INPUTS 8 OUTPUTS 3 BIT ADDRESS 0 ADDRESS LATCH ENABLE DECODER See Ordering Information REF OUTPUT ENABLE GND TL H 5672 1 TRI STATE is a registered trademark of National Semiconductor Corp 1995 National Semiconductor Corporation TL H 5672 RRD B30M115 Printed in U S A 4exejdninjy jouueu2 8 s19149A002 eIqneduio 118 8 608000V 808000V Absolute Maximum Ratings notes 1 amp 2 If Military Aerospace specified devices are required please contact the National Semiconductor Sales Office Distributors for availability and specifications Supply Voltage Vcc Note 3 6 5V Voltage at Any Pin 0 3V to Vcc 0 3V Except Control Inputs Voltage at Control Inputs 0 3V to 15V START OE CLOCK ALE ADD A ADD B ADD C Storage Temperature Range 65 C to 150 C Pa
41. aded performance Output Stage The output stage consists of a drain loaded inverting amplifier using CMOS transistors operating in the Class A mode When operating into very high resistance loads the output can be swung within millivolts of either supply rail Because the output stage is a drain loaded amplifier its gain is dependent upon the load impedance The transfer characteristics of the output stage for a load returned to the negative supply rail are shown in Figure 2 Typical op amp loads are readily driven by the output stage Because large signal excursions are non linear requiring feedback for good waveform reproduction transient delays may be encountered As a voltage follower the amplifier can achieve 0 0196 accuracy levels including the negative supply rail NOTE 8 For general information on the characteristics of CMOS transis tor pairs in linear circuit applications see File Number 619 data sheet on CA3600E CMOS Transistor Array 17 5 SUPPLY VOLTAGE V 15 V OV TA 25 C 15 12 5 7 5 0 OUTPUT VOLTAGE TERMINALS 4 AND 8 V 0 2 5 5 75 10 125 15 175 20 22 5 GATE VOLTAGE TERMINALS 4 AND 8 V FIGURE 2 VOLTAGE TRANSFER CHARACTERISTICS OF CMOS OUTPUT STAGE Input Current Variation with Common Mode Input Voltage As shown in the Table of Electrical Specifications the input current for the CA3130 Series Op Amps is typically 5pA at Ta 25 C when Terminals 2 and
42. ador de l nea line feed de la impresora El sexto bloque esta conformado por el Sistema de Alimentaci n del proyecto La alimentaci n principal se la obtiene de la l nea de 110 120V a 60 Hz la cual sirve para energizar tanto el PC como la impresora Para energizar los circuitos digitales y el amplificador operacional CA3130 se necesita de una fuente de 45V y para polarizar el foto receptor se necesita de una fuente de 1V las cuales son obtenidas al reducir rectificar y filtrar la se al de 110 120V a 60 Hz Como se puede apreciar la partici n funcional es realmente muy sencila y adem s f cil de manejarla debido a que el sistema controlador est constituido b sicamente por la PC la cual tiene a disposici n varias interfases que son explotadas en este proyecto El software de aplicaci n ha sido dise ado en un lenguaje de alto nivel Visual Basic 5 0 el cual es un lenguaje orientado a objetos y es por esto que hace m s sencilla la programaci n y a la vez permite una interacci n con el usuario m s amigable No se ha mencionado que toda la informaci n adquirida y procesada es almacenada en una base de datos Access de Microsoft Se escogi Access por que tiene la capacidad de interactuar con el lenguaje de programaci n escogido Una de las funciones de este software de aplicaci n como se dijo anteriormente es realizar transacciones interactuar con una base de datos procesar la informaci n obtenida de
43. al de la radiografia Interconexion fisica del hardware El circuito electr nico de interfase entre el PC y el sistema transportador ptico esta dentro del equipo Este equipo presenta en su parte externa 2 conectores DB25 un conector DB9 1 switch de encendido 3 leds indicadores y un fusible de protecci n Los 3 conectores 2 DB25 y 1 DB9 y el fusible de protecci n se encuentran en la parte posterior del equipo cada cual con su respectiva indicaci n Y el switch de encendido junto con los 3 leds indicadores est n en la parte frontal Antes de realizar el encendido del equipo switch on se debe realizar la conexi n entre el puerto paralelo de la computadora con el respectivo conector DB25 del equipo tambi n se debe conectar la impresora al otro conector DB25 y la tercera conexi n que se debe realizar es la del sensor ptico con el conector DB9 del equipo Todas estas 3 conexiones se realizan con los cables apropiados que vienen incluidos en el kit Luego se procede a encender el equipo y los 3 leds deben encenderse en operaci n normal El led rojo indica que el equipo esta energizado correctamente con 5 VDC el led amarillo indica que el receptor infrarrojo y su sistema de polarizaci n 1 VDC trabajan correctamente y finalmente el led verde indica que el emisor se encuentra funcionando correctamente CAPITULO 7 7 Conclusiones y Recomendaciones 7 1 Limitaciones del Sistema El proyecto que se ha realizado
44. amiento de la impresora as como las sefiales de estado de la misma Senales de datos y control que manejan la impresora De todas las funciones que puede realizar la impresora y que se desprenden de la tabla 3 1 las que se han utilizado en este proyecto son 3 b sicamente Inicializaci n Desplazamiento horizontal car reader Desplazamiento vertical line feed Positiva mas Dato Positiva 3 Daor Positiva DATO INIT PRINTER Positiva CONTROL inicializaci n impresora 1825 2 MASA Tabla 3 1 Impresora Sefiales que rigen su funcionamiento En la tabla 3 2 se muestra las condiciones que se necesitan tener en las entradas de datos y control para poder realizar las dos primeras funciones listadas anteriormente Funci n DATOS CONTROL APP Ds Ds a D3 D2 D CRI Desplazamiento gt 0 Desplazamiento ACTOMATICO Tabla 3 2 Funciones de la impresora que se usan en ste proyecto El circuito que se encarga del manejo de la impresora con su respectivo aislamiento se muestra en la figura 3 1 La funci n de inicializaci n es necesaria en dos instantes e Cuando se la usa por primera vez Y despu s de un desplazamiento vertical antes de volver a realizar el nuevo barrido horizontal Como se observa en la tabla 3 2 se necesita tener presente en la entrada de datos 8 bits el numero decimal 54 y en la entrada de control s
45. applied to the device for extended time periods The magnitude of the change is increased at high temperatures Users of the CA3130 should be alert to the possible impacts of this effect if the application of the device involves extended operation at high temperatures with a significant differential DC bias voltage applied across Terminals 2 and 3 Figure 5 shows typical data pertinent to shifts in offset voltage encountered with CA3130 devices metal can package during life testing At lower temperatures metal can and plastic for example at 85 C this change in voltage is considerably less In typical linear applications where the differential voltage is small and symmetrical these incremental changes are of about the same magnitude as those encountered in an operational amplifier employing a bipolar transistor input stage The 2Vpc differential voltage example represents conditions when the amplifier output stage is toggled e g as in comparator applications 6 HARRIS CA3130 CA3130A T T TA 125 C FOR TO 5 PACKAGES DIFFERENTIAL DC VOLTAGE ACROSS TERMINALS 2 AND 3 5 OUTPUT STAGE TOGGLED DIFFERENTIAL DC VOLTAGE 1 ACROSS TERMINALS 2 AND 3 0V OUTPUT VOLTAGE V 2 0 0 500 1000 1500 2000 2500 3000 3500 4000 OFFSET VOLTAGE SHIFT mV TIME HOURS FIGURE 5 TYPICAL INCREMENTAL OFFSET VOLTAGE SHIFT vs OPERATING LIFE FIGURE 6B SINGLE POWER SUPPLY OPE
46. as del 7415245 e APENDICE E Esquem tico del circuito que conforma el hardware e APENDICE F C digo del software APENDICE Radiografia vs Imagen Digitalizada e APENDICE H Curva de Sensibilidad del Sensor Optico REFERENCIAS BIBLIOGRAFICAS INDICE DE FIGURAS CAPITULO CAPITULO Il iecit 13 2p o Em 15 FIg ra A ONE 17 cusam eae aa sk aqha Cusen on 4 As DUE 21 CAPITULO Ill Fig ra D E RD 27 CAPITULO IV A 30 voL 31 CAPITULO V EE M nce 33 HOLA gcse tol ae aac ait ahaa 36 CAPITULO VI 38 PUAN cT ETE 39 Figura 6 3 CAPITULO VII Figura 7 1 INDICE DE TABLAS CAPITULO CAPITULO Ill tuya ss mab 24 INTRODUCCION Al realizar este trabajo nos trazamos como meta principal mostrar un m todo sencillo para desarrollar un sistema que sea capaz de transportar im genes exclusivamente con tonalidades de grises desde el mundo exterior hacia el monitor CRT de un PC adem s de almacenar la informaci n en archivos de tal manera que puedan ser accesados f cilmente todo esto usando un sistema de almacenamiento con base de datos Este trabajo puede servir tambi n como texto de consulta que abarca un t pico muy sencillo y util de implementar como el manejo d
47. ate Sub CmdCerrar_Click Dim i As Integer If Reg lt gt 0 Then despues de scan If FrmReescribir OptSi Value True Then Set recPATIENTSABRIR dbBase OpenRecordset PATIENTSABRIR dbOpenTable recPATIENTSABRIR MoveFirst For i 1 5 If recPATIENTSABRIR EOF True Then recPATIENTSABRIR AddNew recPATIENTSABRIR PACIENTES VarTabla recPATIENTSABRIR Update recPATIENTSABRIR Close Exit Sub Else If recPATIENTSABRIR PACIENTES VarTabla Then no hace nada Exit Sub End If End If recPATIENTSABRIR MoveNext Next Else agregar nombre VarTabla en tabla PATIENTSABRIR Set recPATIENTSABRIR dbBase OpenRecordset PATIENTSABRIR dbOpenTable recPATIENTSABRIR AddNew recPATIENTSABRIR PACIENTES VarTabla recPATIENTSABRIR Update recPATIENTSABRIR Close End If End If FrmShow Hide frmMain Show End Sub Private Sub CmdScan Click CmdScan Visible False CmdCerrar Visible False Cmdresize Visible False Beep Lb12 BackColor Lb12 Caption Espere Set Picturel Picture LoadPicture c dalton tropiespol clock03 ico If frmMain Optscan Value True Then BorrarTabla End If Data 54 Control 0 EscribirD EscribirC Leer Do While aux lt gt 15 Beep MsgBox Es posible que la Impresora est Off Line amp Chr 13 amp Chr 10 amp Presione el bot n On Line de la Impresora para continuar amp Chr 13 amp Chr 10 amp 1 48 Leer Loop Inicializar data 54 control 1
48. bla 2 1 una descripci n m s detallada Lk Control Bits 17 16 14 1 Estado Bits 11 10 12 13 15 Figura 2 5 Puerto Paralelo Adem s de las se ales mostradas existe la referencia pines 18 25 Conector Mnem nico Descripci n Control Tabla 2 1 Puerto Paralelo Descripci n detallada de los conectores pines CAPITULO 3 3 Sistema transportador del par ptico Hasta ahora hemos indicado el m todo que se ha utilizado para poder transferir la informaci n al PC Sin embargo se hace necesario la ayuda de un dispositivo que ayude a realizar el barrido de la radiograf a para que el sensor pueda captar toda la informaci n 3 1 Montaje Mec nico del Par Optico El dispositivo usado es una impresora matricial Por medio de la cual el sensor ptico puede barrer la radiograf a en sentido horizontal y vertical 3 2 Tanto el emisor como el sensor se encuentra acoplado mecanicamente de tal forma que siempre estan en la linea de vista El carro de la impresora es el encargado de realizar el barrido horizontal y el motor alimentador de linea line feed es el encargado de proporcionar el barrido vertical Obviamente la calidad de imagen esta limitada a la precisi n con que la impresora provee estos dos movimientos Por este motivo es que se hace necesario el conocimiento del manejo y funcionamiento de la impresora En la tabla 3 1 se muestra las sefiales de datos y control que rigen el funcion
49. brir Visible False CmdSalir Visible False Cmdresize Visible False Beep Lbl2 BackColor Lb12 Caption Espere Set Picture1 Picture LoadPicture c dalton tropiespol clock03 ico la tabla vartabla ya esta abierta Reg 0 Fila 0 Margen 1440 Modulel RecTabla MoveFirst Do While Modulel RecTabla EOF False Do While Reg lt 73 Labell Reg 74 Fila BackColor RecTabla cmpColor Modulel RecTabla MoveNext Reg Reg 2 Margen Margen 200 If Module1 RecTabla EOF True Then Reg 0 Fila 0 CmdAbrir Visible True CmdSalir Visible True Cmdresize Visible True Beep Lbl2 BackColor amp HFF00 amp Lb12 Caption Listo Set Picturel Picture LoadPicture c dalton tropiespol face03 ico Exit Sub End If Loop Fila Fila 1 Reg 0 Margen 1440 Loop Reg 0 Fila 0 CmdAbrir Visible True CmdSalir Visible True Cmdresize Visible True Text1 Visible True Beep Lb12 BackColor amp HFFO0 amp Lb12 Caption Listo Set Picturel Picture LoadPicture c dalton tropiespol face03 ico End Sub Sub Inicializar Data 54 Control 0 EscribirD Pause 0 1 TPresente Asegura Presente 54 PauseTime EscribirC Pause 0 1 TPresente Asegura Presente 54 PauseTime TPresente Asegura Presente 0 Control 1 EscribirC Pause 2 5 TPresente Asegura Presente 54 PauseTime End Sub Sub EscribirD Dim i As Long 1 Out32 pto Data End Sub Sub EscribirC
50. ckage Dissipation at Ta 25 C 875 mW Lead Temp Soldering 10 seconds Dual In Line Package plastic 260 C Dual In Line Package ceramic 300 C Molded Chip Carrier Package Vapor Phase 60 seconds 215 C Infrared 15 seconds 220 C ESD Susceptibility Note 11 400V Electrical Characteristics Operating Conditions notes 1 amp 2 Temperature Range Note 1 lt lt ADCO808CJ 55 lt lt 125 ADCO0808CCJ ADCO808CCN ADCO809CCN 40 C lt Ta lt 85 C ADCO808CCV ADCO809CCV Range of Vcc Note 1 40 C lt TA lt 85 C 4 5 Vpc to 6 0 Voc Converter Specifications Vcc 5 Vpc VREF VREF GND TMIN lt TA lt TwMAx and fci 640 kHz unless otherwise stated Symbol Parameter Conditions Min Typ Max Units ADC0808 Total Unadjusted Error 25 C tie LSB Note 5 to 3 4 LSB ADC0809 Total Unadjusted Error 0 C to 70 C 1 LSB Note 5 to TMAX 114 LSB Input Resistance From Ref to Ref 1 0 2 5 ko Analog Input Voltage Range Note 4 V or V GND 0 10 Vcc 0 10 Vpc VREF Voltage Top of Ladder Measured at Ref Voc Vcc t 0 1 V V V M Voltage Center of Ladder 2 0 1 2 Vco 2 0 1 VnEF Voltage Bottom of Ladder Measured at Ref 0 1 0 V lin Comparator Input Current f 640 kHz Note 6 2 0 5 2 pA Electrical Characteristics Digital Levels and DC
51. claramente como por medio del puerto paralelo es ingresada la se al Vout digitalizada La operaci n del ADC0808 la realiza el sistema controlador B sicamente el ADC0808 necesita saber cuando empezar conversi n START y adem s necesita saber cuando habilitar las salidas digitales OE Output Enable Es necesario acotar que el ADCO808 se demora aproximadamente 100 useg en realizar la conversi n usando una frecuencia t pica de 640 KHz Es por este motivo que todas las operaciones que el sistema controlador realiza deben estar sincronizadas La sincronizaci n se la realiza por software El convertidor que hemos utilizado ADC0808 puede convertir hasta 8 sefiales anal gicas Como en nuestro caso solo utilizamos una entonces los pines de direccionamiento de las sefiales anal gicas Address son aterrizadas De esta forma se direcciona a la primera entrada anal gica Informaci n adicional sobre el ADC0808 se puede encontrar en el Ap ndice B Protecci n del puerto paralelo Una vez que la sefial de voltaje ha sido digitalizada entonces est apta para poder ser ingresada al PC por medio del puerto paralelo Sin embargo es necesario un mecanismo aislador entre el puerto paralelo y las salidas del ADCO808 que en nuestro caso fueron utilizados los circuitos integrados 74LS244 y 74LS245 Este sistema de aislamiento que se muestra en la figura 2 4 es necesario principalmente para aquellos puertos cuyos pines d
52. dad y claridad dependiendo de la cantidad de luz que incida La relaci n que guarda la intensidad de luz que incide en el fotosensor con la corriente que conduce es lineal De esta forma la corriente porta la informaci n que se necesita Radioeraf a KZ Ed gt Figura 2 1 Esquema de operaci n del sensor ptico La radiaci n del infrarrojo atraviesa la radiograf a atenu ndose la intensidad del haz entonces es sensada por el fotodiodo La curva de sensibilidad del sensor ptico se muestra en el ap ndice H la cual fue obtenida por experimentaci n y con la ayuda del circuito mostrado en la figura 2 2 La luz al atravesar la radiograf a por diferentes sectores de la misma se aten a y lo hace en forma diferente Esto se debe a que pasa por diferentes tonalidades de grises En este caso en el sensor se capta la luz por transmisi n directa Se lo pudo haber hecho por reflexi n sin variar los resultados En la figura 2 1 se muestra el funcionamiento del sensor el cual necesita de un circuito electr nico de interfase que sea capaz primero de convertir la sefial de corriente a voltaje y segundo de convertir la se al anal gica a digital El diodo emisor tiene polarizaci n directa y la cantidad de luz que emite es casi constante En la figura 2 2 se muestra el esquema de una parte del sistema de adquisici n de datos By Diodo Infrarrojo R4 Ak Polarizaci n del F
53. dware Resumiendo al m ximo podr amos decir que el sistema se reduce a tres bloques e Bloque de adquisici n conformado por el sensor ptico Sistema Transportador y el Circuito Electr nico de interfase e El bloque del Sistema Controlador CPU interfase con el usuario monitor teclado y mouse e interfase con el sistema de adquisici n puerto paralelo de comunicaciones los cuales son los elementos del PC explotados por el proyecto e El bloque que conforma el Sistema General de Alimentaci n Sensor Optico Circuito Electr nico de Interfase Interfase usuario SpA 4 C 1 Controlador Sistema de Alimentaci n Sistema transportador del sensor ptico Impresora Figura 1 1 Diagrama de bloques del Sistema Scanner Digital 1 2 Detalle general del funcionamiento y control del sistema Nuestro sistema sta constituido basicamente por 6 bloques para su control y funcionamiento En primer lugar esta el bloque que sirve para la adquisici n de los datos los cuales tienen informaci n de las tonalidades de grises de la radiograf a Este bloque est conformado por un sensor ptico par emisor y receptor que est n operando en el rango de la luz infrarroja El diodo emisor infrarrojo que se encuentra polarizado directamente emite la se al de luz que atraviesa la radiograf a sta se aten a en mayor o menor grado dependiendo de la capacidad que tenga el haz de luz para atravesar la
54. e control datos y estados son bi direccionales Si no se tiene cuidado podr amos hacer un cortocircuito que podr a dafiar el puerto del PC Como necesitamos ingresar por el puerto paralelo 8 se ales digitales pero tan solo poseemos 5 pines de estado del puerto paralelo por donde se puede realizar el ingreso entonces se necesita un mecanismo multiplexor conmutador en el tiempo que primero presente los 4 bits m s significativos y luego los cuatro restantes Concluimos pues que los integrados 74LS244 y 74LS245 realizan 2 funciones Multiplexaxi n Y en este momento realmente la sefial ya est lista para ser ingresada por el puerto paralelo sin peligro de da o alguno Descripci n del puerto paralelo El puerto paralelo que entre otros dispositivos maneja a las impresoras est constituido b sicamente por 4 conjuntos de pines Datos bits 2 3 4 5 6 7 8 9 Control bits 17 16 14 1 e Estado bits 15 10 13 12 11 Masa bits 18 25 Con los 8 bits de datos se controla el funcionamiento de la impresora Con los 4 bits de control se controla el circuito electr nico de interfase Por medio de los 4 bits menos significativos de estado se ingresa la senal digitalizada que contiene la informaci n de colores y con el bit m s significativo se sensa el estado de la impresora En la figura 2 5 se muestran las senales del puerto paralelo y en la ta
55. e diagrama de flujo es mostrado en el Ap ndice F CAPITULO 5 5 Sistema de Alimentacion Para habilitar el amplificador operacional CA3130 el convertidor anal gico digital ADC0808 los aisladores y los inversores necesitaremos una tensi n de 5 VDC debido a que emplean l gica TTL adem s para la polarizaci n del fotosensor se necesitar de una tensi n de 1 VDC Sabiendo que disponemos para alimentar el sistema de una sefial de 110 VAC a 60 Hz necesitamos evidentemente de una etapa para reducir la tensi n de 110 VAC a 5 VDC En la figura 5 1 se observa el esquem tico del circuito que provee la alimentaci n de 5 VDC Figura 5 1 Esquematico del circuito encargado de proporcionar los 5 VDC al sistema Scanner Digital Lo anterior se logra con un transformador de 110 12 VAC con tab central 2 A y se obtiene un voltaje en el secundario V Vs 21 2 12 Vs 16 97 Vp Y despu s del puente rectificador un voltaje no regulado Vyr VNRm x 16 97 2 0 7 tiene un rizado de 120 Hz aproximadamente Para eliminar este rizado se usan los rectificadores LM7805 y LM7905 los cuales proporcionan el nivel 5 VDC deseado para la alimentaci n de los integrados utilizados en circuito electr nico el cual es sostenido nuevamente por Cioy C 5 1 An lisis de la etapa de Alimentaci n Como la se al en el primario tiene una frecuencia aproximada de 60 Hz entonces
56. e necesita el n mero decimal 8 Adem s para que el aislador realice su trabajo y deje pasar las sefiales de datos y control a la entrada de la impresora es necesario que en el pin 19 de ambos aisladores 74LS245 se produzca una transici n de alto a bajo Esta senal es provista por el sistema controlador PC a trav s del puerto paralelo en el bit menos significativo LSB de control Esto se muestra en la figura 3 1 Para que el caro de la impresora se pueda desplazar horizontalmente es necesario simular la escritura de un signo de puntuaci n Se ha escogido este signo porque es el que provee el menor tamano de paso en cuanto al desplazamiento horizontal se refiere Tomando en cuenta lo antes mencionado es posible tomar aproximadamente 9 muestras por pulgada cuando el sensor ptico se desplaza en sentido horizontal y aproximadamente 6 muestras por pulgada cuando se desplaza en sentido vertical Esto equivale a tener una resoluci n de 7 dpi al explorar la radiograf a Para simular la escritura de un punto es necesario presentar en la sefial de datos que ingresan a la impresora el n mero decimal 46 y adem s en las se ales de control que entran a la impresora se necesita tener presente el n mero decimal 6 Adem s igual que en el caso anterior se necesita que en el pin 19 de los aisladores 74LS245 se produzca una transici n de nivel pero ahora la transici n debe ser de alto a bajo Esta Senal al igual
57. e output can be swung very close to either supply rail in many applications Consequently the CA3130 Series circuits are ideal for single supply operation Three Class A amplifier stages having the individual gain capability and current consumption shown in Figure 1 provide the total gain of the CA3130 A biasing circuit provides two potentials for common use in the first and second stages Terminal 8 can be used both for phase compensation and to strobe the output stage into quiescence When Terminal 8 is tied to the negative supply rail Terminal 4 by mechanical or electrical means the output potential at Terminal 6 essentially rises to the positive supply rail potential at Terminal 7 This condition of essentially zero current drain in the output stage under the strobed OFF condition can only be achieved when the ohmic load resistance presented to the amplifier is very high e g when the amplifier output is used to drive CMOS digital circuits in Comparator applications Input Stage The circuit of the CA3130 is shown in the schematic diagram It consists of a differential input stage using PMOS field effect transistors Q7 working into a mirror pair of bipolar transistors Q10 functioning as load resistors together with resistors R3 through Rg The mirror pair transistors also function as a differential to single ended converter to provide base drive to the second stage bipolar transistor Q41 Offset nulling when desi
58. e una PC se podr a realizar tratamiento digital de las mismas seg n las necesidades Adem s debido al lenguaje de programaci n utilizado es posible tambi n explotar todas las ventajas y recursos que ofrece la Internet para en alg n momento dado enviar esta informaci n a cualquier lugar APENDICES APENDICE A E Semiconductor CA3130 CA3130A 15MHz BiMOS Operational Amplifier with MOSFET Input CMOS Output CA3130A and CA3130 are op amps that combine the advantage of both CMOS and bipolar transistors Gate protected P Channel MOSFET PMOS transistors are used in the input circuit to provide very high input impedance very low input current and exceptional speed performance The use of PMOS transistors in the input stage results in common mode input voltage capability down to 0 5V below the negative supply terminal an important attribute in single supply applications A CMOS transistor pair capable of swinging the output voltage to within 10mV of either supply voltage terminal at very high values of load impedance is employed as the output circuit The CA3130 Series circuits operate at supply voltages ranging from 5V to 16V 2 5V to 8V They can be phase compensated with a single external capacitor and have terminals for adjustment of offset voltage for applications requiring offset null capability Terminal provisions are also made to permit strobing of the output stage The CA3130A offers superior
59. ejorar a el acoplamiento con el receptor permitiendo de esta manera mejorara la calidad de la informaci n 7 2 1 Emisor infrarrojo 2 Diodo laser Figura 7 1 Distribuci n espacial de la radiaci n de un emisor infrarrojo 1 y un diodo l ser 2 Es importante mencionar que este proyecto tal como se lo plante inicialmente sirve exclusivamente para fines acad micos debido a las limitaciones de resoluci n y rapidez En la siguiente secci n se sugieren algunas maneras de mejorar estas limitaciones Posibles Mejoras y ampliaciones del servicio De lo expuesto anteriormente se podr a a adir que la mejora en la resoluci n es factible pero usando por ejemplo un mecanismo que proporcione desplazamiento en forma vertical Pudiendo ser el barrido realizado por un panel de varios sensores con lo cual se podr a mejorar tambi n el tiempo 7 3 Otra forma de mejorar el tiempo seria cambiando el m todo que se utiliz para mostrar la imagen en pantalla Sin embargo esto produciria una desmejora en la calidad de imagen El software de aplicaci n permite al usuario escoger entre estas dos formas de mostrar la imagen obviamente se mejorar la imagen a costa del tiempo y viceversa Aplicaciones Mejorando los aspectos antes mencionados es posible obtener un trabajo de mayor calidad que podr a prestar m s de una aplicaci n til En primera instancia adem s de poder guardar im genes en la memoria d
60. el puerto paralelo para el monitoreo y control del sistema En ste trabajo el manejo del puerto paralelo se lo har a trav s del lenguaje de programaci n de alto nivel Visual Basic 5 y se mostrar la herramienta para poder lograrlo Durante la realizaci n de ste proyecto se implement un dise o util y pr ctico para la conversi n de la se al del fotodiodo de corriente a voltaje Los valores de voltaje quedan establecidos en el rango de 0 a 5V indispensable para ser ingresados en el convertidor anal gico digital ADC Tambi n se dejan sentadas las bases para que algun lector ambicioso pueda en el futuro mejorar y optimizar ste proyecto con algun programa que realice tratamiento digital de imagenes Y es aqui justamente donde encontramos una de las mejores aplicaciones de este proyecto Es importante mencionar que este proyecto tal como se lo planted inicialmente sirve exclusivamente para fines acad micos debido a las limitaciones de resoluci n y rapidez En los cap tulos finales de esta tesis se propone una forma diferente de implementar este sistema de manera que resulte un poco m s ptimo CAPITULO 1 1 Descripcion panoramica del Sistema Scanner Digital 1 1 Diagrama de bloques y elementos constituyentes En la figura 1 1 se muestra de forma resumida los diagramas de bloques que conforman el Sistema Scanner Digital Adem s en el Ap ndice E se muestra el esquem tico del circuito que conforma el har
61. ent compensation for stable unity gain operation in most applications Bias Source Circuit At total supply voltages somewhat above 8 3V resistor Ro and zener diode Z4 serve to establish a voltage of 8 3V across the series connected circuit consisting of resistor R4 diodes D4 through D4 and PMOS transistor Q4 A tap at the junction of resistor R4 and diode D4 provides a gate bias potential of about 4 5V for PMOS transistors Q4 and Qs with respect to Terminal 7 A potential of about 2 2V is developed across diode connected PMOS transistor Q4 with respect to Terminal 7 to provide gate bias for PMOS transistors Qo and It should be noted that Q4 is mirror connected see Note 8 to both Q gt and Since transistors Q4 Qo are designed to be identical the approximately 2004A current in Q4 establishes a similar current in Qo and as constant current sources for both the first and second amplifier stages respectively At total supply voltages somewhat less than 8 3V zener diode Z4 becomes nonconductive and the potential developed across series connected R4 D4 D4 and Q4 varies directly with variations in supply voltage Consequently the gate bias for Qs and Qo Qs varies accordance with supply voltage variations This variation results in deterioration of the power supply rejection ratio PSRR at total supply voltages below 8 3V Operation at total supply voltages below about 4 5V results in seriously degr
62. ers to provide supply voltage for the CA3130 comparator IC4 Q4 Qo and Qs 1 are configured as a low impedance temperature compensated source of adjustable reference voltage for the error amplifier Transistors Q4 Qo Qs and in another CA3086 transistor array IC are connected in parallel as the series pass element Transistor Qs in functions as a current limiting device by diverting base drive from the series pass transistors in accordance with the adjustment of resistor Ro Figure 14 contains the schematic diagram of a regulated power supply capable of providing regulated output voltage by continuous adjustment over the range from 0 1V to 50V and currents up to 1A The error amplifier IC4 and circuitry associated with function as previously described although the output of IC4 is boosted by a discrete transistor Q4 to provide adequate base drive for the Darlington connected series pass transistors Q4 Qo Transistor Q4 functions in the previously described current limiting circuit Multivibrators The exceptionally high input resistance presented by the CA3130 is an attractive feature for multivibrator circuit design because it permits the use of timing circuits with high R C ratios The circuit diagram of a pulse generator astable multivibrator with provisions for independent control of the and off periods is shown in Figure 15 Resistors Ry and Ro are used to bias the
63. et null adjustment usually can be effected with the slider arm positioned in the mid point of the potentiometer s total range Input Current Variation with Temperature The input current of the CA3130 Series circuits is typically 5pA at 25 C The major portion of this input current is due to leakage current through the gate protective diodes in the input circuit As with any semiconductor junction device including op amps with a junction FET input stage the leakage current approximately doubles for every 109C increase in temperature Figure 4 provides data on the typical variation of input bias current as a function of temperature in the CA3130 INPUT CURRENT pA 80 60 40 20 0 20 40 60 80 100 120 140 TEMPERATURE 9C FIGURE 4 INPUT CURRENT vs TEMPERATURE In applications requiring the lowest practical input current and incremental increases in current because of warm up effects it is suggested that an appropriate heat sink be used with the CA3130 In addition when sinking or sourcing significant output current the chip temperature increases causing an increase in the input current In such cases heat sinking can also very markedly reduce and stabilize input current variations Input Offset Voltage Vip Variation with DC Bias and Device Operating Life It is well known that the characteristics of a MOSFET device can change slightly when a DC gate source bias potential is
64. f measurements must be referred to an abso lute standard such as voltage or current This means a sys tem reference must be used which relates the full scale voltage to the standard volt example if Voc Vrer 5 12V then the full scale range is divided into 256 standard steps The smallest standard step is 1 LSB which is then 20 mV 2 0 RESISTOR LADDER LIMITATIONS The voltages from the resistor ladder are compared to the selected into 8 times in a conversion These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply The voltages at the top center and bottom of the ladder must be controlled to maintain proper operation The top of the ladder Ref should not be more positive than the supply and the bottom of the ladder Ref should not be more negative than ground The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N channel Switches to P channel switches These limitations are auto matically satisfied in ratiometric systems and can be easily met in ground referenced systems Figure 10 shows a ground referenced system with a sepa rate supply and reference In this system the supply must be trimmed to match the reference voltage For instance if 5 12V is used the supply should be adjusted to the same voltage within 0 1V DIGITAL OUTPUT PROPORTIONAL TO ANALOG INPUT VIN _ VIN QouT OUT
65. l Vo OV 2 3 2 3 mA RL Electrical Specifications Typical Values Intended Only for Design Guidance VsyppLy 7 5V Ta 25 C Unless Otherwise Specified CA3130 PARAMETER SYMBOL TEST CONDITIONS CA3130A UNITS Input Offset Voltage Adjustment Range 10kQ Across Terminals 4 and 5 or 22 mV 4 and 1 Input Resistance RI 1 5 TQ 2 HARRIS CA3130 CA3130A Electrical Specifications Typical Values Intended Only for Design Guidance VsyppLy 7 5V Ta 25 C Unless Otherwise Specified CA3130 PARAMETER SYMBOL TEST CONDITIONS CA3130A UNITS Input Capacitance Ci f 1MHz 4 3 pF Equivalent Input Noise Voltage BW 0 2 2 Rs 1MQ 23 uV Note 3 Open Loop Unity Gain Crossover Frequency 0 15 2 For Unity Gain Stability gt 47 Required fT Co 47pF 4 MHZ Slew Rate SR Open Loop Cc 0 30 V us Closed Loop 56pF 10 V us Transient Response Cc 56pF Rise Time tr n a 0 09 us Overshoot OS Voltage Follower 10 96 Settling Time To 0 196 Vin 4Vp p ts 1 2 us NOTE 3 Although a 1 source is used for this test the equivalent input noise remains constant for values of Rs up to 10MO Electrical Specifications Typical Values Intended Only for Design Guidance V 5V V OV Ta 25 C Unless Otherwise Specified Note 4 PARAMETER SYMBOL TEST CONDITIONS CA3130 CA3130A UNITS Input Offset Voltage Vio 8 2
66. la base de datos y finalmente mostrarla en pantalla El software de aplicaci n ofrecer al usuario la posibilidad de iniciar el proceso de adquisici n de datos Scanning grabar en archivo la informaci n mostrar en pantalla la radiograf a y finalmente salir del acceso al mismo Adem s al usar este lenguaje se tendr a la posibilidad de explotar los servicios que Internet ofrece para transmitir esta informaci n CAPITULO 2 2 Descripcion detallada del bloque que conforma el sistema de Adquisicion de Datos 2 1 Funcionamiento y polarizacion del sensor ptico y su interfase con el sistema El primer paso para poder transportar la imagen de una radiografia a la memoria de un PC es convertir la informaci n que es realmente el contraste de grises en una forma que el computador pueda entender Esto es en se ales el ctricas binarias Y nos hemos valido para la realizaci n de este proyecto de un sensor ptico Este sensor que es un fotosensor que trabaja en el rango de la luz infrarroja trabaja con un emisor pticamente acoplado La intensidad que irradia el infrarrojo es casi constante Cuando la intensidad de luz que llega al fotodiodo sea m xima ste ser capaz de conducir la m xima corriente claridad Y si es muy pobre la intensidad de luz tambi n lo ser la corriente que conduzca oscuridad Es obvio que a una intensidad intermedia se producir una corriente que estar en el rango de oscuri
67. la presencia o no del papel en la impresora Con esto se logra saber si se ha acabado con el proceso Scanning de la radiograf a y as mismo el software se encargar de terminar la tarea La circuiter a que realiza todo este trabajo se lo muestra en la figura 3 1 CAPITULO 4 4 Sistema Controlador El sistema controlador que esta conformado realmente por el microprocesador y el CPU de una PC es el encargado de explotar todos los recursos de la misma Como se muestra en la figura 4 1 el microprocesador es el que se encarga de realizar las diferentes tareas en respuesta a los eventos generados ya sea por el hardware dise ado para este proyecto o por el usuario a trav s del teclado o mouse Figura 4 1 CPU y su inter relaci n con los diferentes perif ricos En resumen las b sicamente tareas principales del sistema controlador son Manejar la impresora Manejar el puerto paralelo Mostrar imagen en CRT Realizar transacciones con una base de datos Generar sonidos de estado advertencia Al programar la PC y al disenar el software de la aplicaci n se sigui el siguiente diagrama de flujo general figura 4 2 Mostrar en Base de Datos Manejar Impresora y Convertidor Adquisici n Datos puerto paralelo Algoritmo de conversi n Figura 4 2 Diagrama de flujo general del software de aplicaci n El detalle del c digo empleado para implementar est
68. lla alguna imagen anteriormente almacenada Luego autom ticamente el sistema realizar un monitoreo del estado del hardware tercera etapa figura 6 3 Si este no se encuentra energizado entonces se mostrar en pantalla un mensaje hasta que se haya solucionado este problema o se decida cancelar la operaci n Si se decide continuar con la operaci n se mostrar la cuarta etapa Ap ndice G en donde se puede empezar el proceso o salir de l A medida que el proceso avanza a la vez que se va mostrando en pantalla la informaci n tambi n se la va almacenando Si ocurriese alg n error de estado del hardware el software posee un manejador de error que muestra comentarios sobre estos y la forma como solucionarlos Atenci n Figura 6 3 Tercera etapa del software de aplicaci n Aqu se alerta al usuario de tener correctamente energizada la impresora y bien colocada la radiograf a Si se escoge la segunda opci n abrir el usuario pasar igualmente a la segunda etapa para escoger el archivo que se desea abrir Luego se saltar a la cuarta etapa Ap ndice G donde se presenta dos opciones cancelar o seguir con el proceso Ya sea despu s del proceso de scan o de mostrar en pantalla aparecer la imagen de la radiograf a que ha sido escaneada y o almacenada Un ejemplo de lo anterior y con una imagen ya 6 2 escaneada es mostrado en el Ap ndice G Ademas puede ser comparada con la imagen re
69. mV Input Offset Current lio 0 1 0 1 pA Input Current 2 2 Common Mode Rejection Ratio CMRR 80 90 dB Large Signal Voltage Gain AOL Vo 4Vp p RL 5kQ 100 100 kV V 100 100 dB Common Mode Input Voltage Range VICR 0 to 2 8 0 to 2 8 V Supply Current l Vo 5V 300 300 uA Vo 2 5V RL 500 500 uA Power Supply Rejection Ratio AVIo AV 200 200 uV V NOTE 4 Operation at 5V is not recommended for temperatures below 25 C 3 HARRIS CA3130 CA3130A Schematic Diagram CURRENT SOURCE FOR I BIAS CIRCUIT I I Q6 AND Q I A Q 1 1 Q gt Log Di por 2 1 D3 pod I po d 1 Ry D4 iol I I i I I u INPUT STAGE NON INV Ds 08 wores D Ds INPUT Or INV INPUT CURRENT SOURCE SECOND STAGE ee LOAD FOR 01 Qs 1 OUTPUT 1 STAGE 8 I ER OUTPUT 1 O 1 1 Q12 1 1 1 1 1 1 4 L 4 5 OFFSET NULL 1 4 COMPENSATION 8 lt STROBING 4 V NOTE 5 Diodes Ds through Dg provide gate oxide protection for MOSFET input stage Application Information Circuit Description Figure 1 is a block diagram of the CA3130 Series CMOS Operational Amplifiers The input terminals may be operated down to 0 5V below the negative supply rail and th
70. metrical with the zero and full scale points of the transfer curve The first output tran sition occurs when the analog signal has reached 1 2 LSB and succeeding output transitions occur every 1 LSB later up to full scale The successive approximation register SAR performs 8 it erations to approximate the input voltage For any SAR type converter n iterations are required for an n bit converter Figure 2 shows a typical example of a 3 bit converter In the ADC0808 ADCO809 the approximation technique is ex tended to 8 bits using the 256R network CONTROLS FROM S A R REF REF O TO COMPARATOR INPUT TL H 5672 2 FIGURE 1 Resistor Ladder and Switch Tree Functional Description continued The A D converters successive approximation register SAR is reset on the positive edge of the start conversion SC pulse The conversion is begun on the falling edge of the start conversion pulse A conversion in process will be interrupted by receipt of a new start conversion pulse Con tinuous conversion may be accomplished by tying the end of conversion EOC output to the SC input If used in this mode an external start conversion pulse should be applied after power up End of conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion The most important section of the A D converter is the comparator It is this section which is responsible for the ultimate accuracy of
71. nput states for the address lines to select any channel The address is latched into the decoder on the low to high tran sition of the address latch enable signal TABLE SELECTED ANALOG CHANNEL INO IN1 IN2 INS INA IN5 ING IN7 ADDRESS LINE B T OIL OI OI pap ISILOEVEL XD IE Tj I GE P gt CONVERTER CHARACTERISTICS The Converter The heart of this single chip data acquisition system is its 8 bit analog to digital converter The converter is designed to give fast accurate and repeatable conversions over a wide range of temperatures The converter is partitioned into 3 major sections the 256R ladder network the succes sive approximation register and the comparator The con verter s digital outputs are positive true The 256R ladder network approach Figure 1 was chosen over the conventional R 2R ladder because of its inherent monotonicity which guarantees no missing digital codes Monotonicity is particularly important in closed loop feed back control systems A non monotonic relationship can cause oscillations that will be catastrophic for the system Additionally the 256R network does not cause load varia tions on the reference voltage The bottom resistor and the top resistor of the ladder net work in Figure 7 are not the same value as the remainder of the network The difference in these resistors causes the output characteristic to be sym
72. o cause the failure of the life support device or system or to affect its safety or effectiveness National Semiconductor Europe National Semiconductor Corporation Arlington TX 76017 Tel 1 800 272 9959 Fax 1 800 737 7018 1111 West Bardin Road Fax 49 0 180 530 85 86 Email cnjwge tevm2 nsc com Deutsch Tel 49 0 180 530 85 85 English Tel 49 0 180 532 78 32 Frangais Tel 49 0 180 532 93 58 Italiano Tel 49 0 180 534 16 80 National Semiconductor Japan Ltd Tel 81 043 299 2309 Fax 81 043 299 2408 National Semiconductor Hong Kong Ltd 13th Floor Straight Block Ocean Centre 5 Canton Rd Tsimshatsui Kowloon Hong Kong Tel 852 2737 1600 Fax 852 2736 9960 National does not assume any responsibility for use of any circuitry described no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications APENDICE C M MOTOROLA OCTAL BUFFER LINE DRIVER WITH 3 STATE OUTPUTS The SN54 74LS240 241 and 244 are Octal Buffers and Line Drivers designed to be employed as memory address drivers clock drivers and bus oriented transmitters receivers which provide improved PC board density e Hysteresis at Inputs to Improve Noise Margins 3 State Outputs Drive Bus Lines or Buffer Memory Address Registers Input Clamp Diodes Limit High Speed Termination Effects LOGIC AND CONNECTION DIAGRAMS DIP TOP VIEW E
73. o perfect the amplitude symmetry of the square wave output signals Output from the threshold detector is fed back via resistor R4 to the input of IC4 so as to toggle the current source from plus to minus in generating the linear triangular wave Operation with Output Stage Power Booster The current sourcing and sinking capability of the CA3130 output stage is easily supplemented to provide power boost capability In the circuit of Figure 17 three CMOS transistor pairs in a single CA3600E see Note 12 IC array are shown parallel connected with the output stage in the CA3130 In the Class A mode of CA3600E shown a typical device consumes 20mA of supply current at 15V operation This arrangement boosts the current handling capability of the CA3130 output stage by about 2 5X The amplifier circuit in Figure 17 employs feedback to establish a closed loop gain of 48dB The typical large signal bandwidth 3dB is 50kHz NOTE 9 See file number 619 for technical information ON PERIOD ADJUST 1MQ FREQUENCY RANGE ES POSITION OF S PULSE PERIOD 0 001uF 4usto 1ms O 01uF 40us to 10ms O 1uF 0 4ms to 100ms 4msto 15 FIGURE 15 PULSE GENERATOR ASTABLE MULTIVIBRATOR WITH PROVISIONS FOR INDEPENDENT CONTROL OF ON AND OFF PERIODS 13 HARRIS CA3130 CA3130A Ra INTEGRATOR VOLTAGE CONTROLLED So 9 CURRENT SOURCE THRESHOLD 7 5V HIGH FREQ DETECTOR ADJUST 3 30pF R2 100k2
74. o y cuarto bloque lo constituye realmente todo el PC esto es el CPU y los dispositivos de entrada salida del mismo los cuales son para nuestro caso monitor teclado mouse y puerto paralelo Pero para una mejor comprensi n hemos querido asignar el tercer bloque al CPU el cual realiza las funciones de Sistema Controlador y es el encargado de controlar las acciones del convertidor anal gico digital as como de la operaci n de la impresora Sistema Transportador Y el cuarto bloque lo hemos asignado a los dispositivos de entrada salida antes mencionados los cuales realizan la funci n de interfase con el usuario con excepci n del puerto paralelo el cual realiza la funci n de interfase entre el CPU y los bloques que constituyen el Circuito Electr nico de interfase y el Sistema Transportador del par ptico Por medio del puerto paralelo el sistema controlador CPU es capaz de emitir las se ales de control por medio de los pines de salida a la vez que sensa por medio de los pines de entrada el estado de los circuitos externos El quinto bloque lo conforma el Sistema Transportador del par ptico que no es otra cosa que una simple impresora matricial Este sistema tiene doble funci n Transportar en sentido horizontal el sensor gracias a la acci n del desplazamiento del carro car reader de la impresora Desplazar la radiograf a en sentido vertical debido a la acci n del motor aliment
75. orward conduct for analog input voltages one diode drop below ground or one diode drop greater than the Vccn supply The spec allows 100 mV forward bias of either diode This means that as long as the analog ViN does not exceed the supply voltage by more than 100 mV the output code will be correct To achieve an absolute OVpc to 5Vpc input voltage range will therefore require a minimum supply voltage of 4 900 Vpc over temperature variations initial tolerance and loading Note 5 Total unadjusted error includes offset full scale linearity and multiplexer errors See Figure 3 None of these A Ds requires a zero or full scale adjust However if an all zero code is desired for an analog input other than 0 0V or if a narrow full scale span exists for example 0 5V to 4 5V full scale the reference voltages can be adjusted to achieve this See Figure 13 Note 6 Comparator input current is a bias current into or out of the chopper stabilized comparator The bias current varies directly with clock frequency and has little temperature dependence Figure 6 See paragraph 4 0 Note 7 The outputs of the data register are updated one clock cycle before the rising edge of EOC Note 8 Human body model 100 pF discharged through a 1 5 resistor Functional Description Multiplexer The device contains an 8 channel single end ed analog signal multiplexer A particular input channel is selected by using the address decoder Table shows the i
76. otodiado Figura 2 2 Circuito electr nico encargado de la conversi n de corriente a voltaje Adem s a la salida del circuito Vout se tiene un voltaje comprendido en el rango de 0 a 5 Voltios Antes que la se al anal gica de corriente pueda ser digitalizada debe ser transformada en una se al de voltaje que tambi n contenga la informaci n En la figura 2 2 el elemento que realiza este trabajo es el Op Amp CA3130 y adem s deja la se al de voltaje dentro de un rango de O a 5 voltios Siendo Vout Asi con los valores de resistencias mostradas en la figura 2 2 y con 100 nA se tiene Vout 100 nA 10 MQ Vout 1 V Informaci n acerca del Amplificador Operacional CA3130 puede ser encontrada en el Ap ndice A 2 2 Descripci n del diseno y funcionamiento del bloque 2 Circuito electr nico de interfase entre el sensor ptico y el sistema controlador Para poder acoplar la senal el ctrica de corriente del fotodiodo al sistema controlador PC a trav s del puerto paralelo es necesario primeramente crear una interfase Circuito electr nico de interfase Este bloque a su vez realiza tres operaciones b sicas Convierte la se al el ctrica de corriente a voltaje e Convierte este voltaje anal gico a una serial el ctrica digital e A sla toda esta circuiter a del puerto paralelo del PC por medio de los circuitos integrados 74LS244 y 74LS245 utilizados para protecci
77. presenta algunas limitaciones que debido a la forma como fue concebida la idea ya se las preveia Una de estas limitaciones es la resoluci n de la imagen debido principalmente a dos aspectos e Desplazamiento horizontal y vertical de barrido muy grande relativamente hablando l bulo de radiaci n del infrarrojo no muy direccional No se podia controlar la cantidad de desplazamiento del sensor Optico al barrer la superficie de la radiografia Sin embargo con un poco de entereza seria posible disenar un sistema transportador en lugar de la impresora que pueda mejorar este aspecto Para nuestra situaci n el uso de un diodo infrarrojo con su patr n de radiaci n caracter stico l bulo no tan direccional no presenta mayor desventaja para nuestra aplicaci n Empero si fuese posible mejorar el desplazamiento horizontal y vertical de barrido entonces seria m s conveniente usar un dispositivo emisor cuyo patr n de radiaci n sea m s direccional L ser para aprovechar al m ximo la reconstrucci n y resoluci n de la imagen En la figura 7 1 se muestra una comparaci n de la Distribuci n Espacial de la Radiaci n entre un led infrarrojo y un diodo emisor l ser La diferencia entre la radiaci n de un emisor infrarrojo y un l ser consiste en que este ltimo por emisi n estimulada emite luz coherente El diagrama polar de irradiaci n del diodo l ser es mucho m s angosto que el del infrarrojo lo cual m
78. que en el caso anterior proviene del pin menos significativo LSB de las se ales de control del puerto paralelo del PC Figura 3 1 Parte del circuito electr nico que se encarga del funcionamiento de la impresora Sistema Transportador Por ltimo el desplazamiento vertical es autom tico Cuando se han completado un cierto n mero de desplazamientos horizontales 80 entonces se produce instant neamente un desplazamiento vertical 3 3 Senales de estado de inter s de la impresora De todas las senales de estado de la impresora que se muestran en la tabla 3 1 las que se han utilizado son dos e Busy on line e Paper end papel presente Como hasta este momento solo se dispone de una senal de estado del puerto paralelo cuatro ocupadas entonces es necesario multiplexar en el tiempo estas dos sefiales por medio del aislador 74LS244 que como se mencion anteriormente adem s provee aislamiento el ctrico permitiendo que la informaci n fluya en un solo sentido impresora hacia el puerto paralelo evitando que se pueda producir alg n cortocircuito para el caso de puertos bidireccionales La sefial de estado on line es necesaria para que en tiempo de ejecuci n se pueda tener informaci n del estado de la impresora As si por alg n motivo la impresora alcanza el estado off line el software se encargar de realizar las gestiones necesarias La otra serial de estado que se necesita es la que indica
79. r Oscuridad Minima Claridad Maxima Cabe mencionar que pese al parametro muy subjetivo Cantidad de luz captada por el sensor ptico el m todo para obtener la curva nos dio un punto de referencia muy bueno y esto fue suficiente para implementar esta parte del circuito REFERENCIAS BIBLIOGRAFICAS Axelson Jan Parallel Port Complete 1 edici n USA Lakeview Research 1996 Coughlin Driscoll Amplificadores operacionales y circuitos integrados Lineales 4 3 edici n Mexico Prentice Hall 1993 Ferrett Preston Preston Access 97 Essentials 1 edici n USA QUE Education and Training 1998 Graf Rudolf F Encyclopedia of Electronic Circuits Vol 2 1 edici n USA McGraw Hill 1985 Mahlke G nther G ssing Peter Conductores de Fibra Optica 1 edici n Espana Marcombo 1987 Sin autor Mastering Visual Basic 1 edici n Colombia Cargraphics S A 1997 Sin autor TTL Data Book Vol 2 1 edici n USA Texas Instrument Incorporated 1985
80. red can be effected by connecting a 100 0000 potentiometer across Terminals 1 and 5 and the potentiometer slider arm to Terminal 4 Cascade connected PMOS transistors Qo Q4 are the constant current source for the input stage The biasing circuit for the constant current source is subsequently described The small diodes Ds 4 HARRIS CA3130 CA3130A through Dg provide gate oxide protection against high voltage transients including static electricity during handling for Qg and pom m E Ce e um i m a ir m m 1 1 130 8 5 T NOTE 7 1 1 1 XSS COMPENSATION Z OFRSET WHEN REQUIRED NULL NOTES 6 Total supply voltage for indicated voltage gains 15V with input terminals biased so that Terminal 6 potential is 7 5V above Ter minal 4 7 Total supply voltage for indicated voltage gains 15V with out put terminal driven to either supply rail FIGURE 1 BLOCK DIAGRAM OF THE CA3130 SERIES Second Stage Most of the voltage gain in the CA3130 is provided by the second amplifier stage consisting of bipolar transistor Q44 and its cascade connected load resistance provided by PMOS transistors Q3 and Qs The source of bias potentials for these PMOS transistors is subsequently described Miller Effect compensation roll off is accomplished by simply connecting a small capacitor between Terminals 1 and 8 A 47pF capacitor provides suffici
81. rly suited to service as voltage followers Figure 8 shows the circuit of a classical voltage follower together with pertinent waveforms using the CA3130 in a split supply configuration A voltage follower operated from a single supply is shown in Figure 9 together with related waveforms This follower circuit is linear over a wide dynamic range as illustrated by the reproduction of the output waveform in Figure 9A with input signal ramping The waveforms in Figure 9B show that the follower does not lose its input to output phase sense even though the input is being swung 7 5V below ground potential This unique characteristic is an important attribute in both operational amplifier and comparator applications Figure 9B also shows the manner in which the CMOS output stage permits the output signal to swing down to the negative supply rail potential i e ground in the case shown The digital to analog converter DAC circuit described later illustrates the practical use of the CA3130 in a single supply voltage follower application 9 Bit CMOS DAC A typical circuit of a 9 bit Digital to Analog Converter DAC is shown in Figure 10 This system combines the concepts of multiple switch CMOS ICs a low cost ladder network of discrete metal oxide film resistors a CA3130 op amp connected as a follower and an inexpensive monolithic regulator in a simple single power supply arrangement An additional feature of the DAC is that it is readily
82. ss only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied NOTES 1 Short circuit may be applied to ground or to either supply 2 0jA is measured with the component mounted on an evaluation PC board in free air Electrical Specifications TA 25 C V 15V V OV Unless Otherwise Specified TEST CA3130 CA3130A PARAMETER SYMBOL CONDITIONS MIN TYP MAX MIN TYP MAX UNITS Input Offset Voltage Vs 7 5V 8 15 2 5 mV Input Offset Voltage AVIo AT 10 10 uV c Temperature Drift Input Offset Current Vg 7 5V 0 5 30 0 5 20 pA Input Current Vs 7 5V 5 50 5 30 pA Large Signal Voltage Gain AOL Vo 10Vp p 50 320 50 320 kV V 2kQ 94 110 E 94 110 dB Common Mode CMRR 70 90 80 90 dB Rejection Ratio Common Mode Input VicR 0 0 5 to 12 10 0 0 5 to 12 10 V Voltage Range Power Supply AVIo AVS Vg 7 5V gt 32 320 gt 32 150 Rejection Ratio Maximum Output Voltage Vom RL 2kQ 12 13 3 2 12 13 3 V Vom RL 2kQ 0 002 0 01 0 002 0 01 V Vom 14 99 15 14 99 15 V Vom RL 0 0 01 0 0 01 V Maximum Output Current loM Source at Vo 0V 12 22 45 12 22 45 mA lom Sink at Vo 15V 12 20 45 12 20 45 mA Supply Current l Vo 7 5V 10 15 10 15 mA RL
83. the entire converter It is also the I lt FULL SCALE 110 IDEAL CURVE ERROR 1 2 LSB 101 e 100 gt m T e L NONLINEARITY 1 2 LSB a oo 000 0 8 1 8 2 8 3 8 4 8 5 8 6 8 7 8 Vin AS FRACTION OF FULL SCALE FIGURE 2 3 Bit A D Transfer Curve QUANTIZING ERROR INPUT OV VOLTAGE comparator drift which has the greatest influence on the repeatability of the device A chopper stabilized comparator provides the most effective method of satisfying all the con verter requirements The chopper stabilized comparator converts the DC input signal into an AC signal This signal is then fed throught a high gain AC amplifier and has the DC level restored This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier This makes the entire A D converter extremely insensitive to temperature long term drift and input offset errors Figure 4 shows a typical error curve for the ADCO808 as measured using the procedures outlined in AN 179 INFINITE RESOLUTION PERFECT CONVERTER 15 in 1 2 LSB IDEAL 3 BIT CONVERTER 8 101 UNADJUSTED 5 ERROR 5 100 1 LSB ABSOLUTE m ACCURACY S 1 2 LSB QUANTIZATION ERROR VIN 0 8 1 8 2 8 3 8 4 8 5 8 5 8 7 8 VIN AS FRACTION OF FULL SCALE FIGURE 3 3 Bit A D Absolute Accuracy Curve REFERENCE LINE FULL SCALE TL H 5672 3 FIGURE

Download Pdf Manuals

Related Search

SN54/74LS245 sn54/74ls85 sn54/74ls47

Related Contents

取扱説明書 623KB    HAA85BL  Terraillon Shiatsu Basic  Profigold PROM3303  Tallenna alkuperäistiedosto  Weider WEBE9978 User's Manual  KidKraft 63196  MAX1452KEY Datasheet  Flyer de présentation  

Copyright © All rights reserved. Failed to retrieve file