Laboratorio 5: “Tarjeta de Desarrollo Spartan-3”
Contents
1. del display incluido el punto decimal Debido a la configuraci n de los display 7 segmentos en la tarjeta de desarrollo para poder observar varios d gitos encendidos ser necesario multiplexar en el tiempo las se ales de control refrescando continuamente el display Complete el m dulo display respetando las siguientes caracter sticas de entrada y salida module display clk num type pts ssg dctl input clk type input 3 0 pts input 15 0 num output 7 0 ssg output reg 3 0 dct1l ill in endmodule donde clk es una se al de reloj con una frecuencia tal que permita multiplexar el control del display en el tiempo num es el valor de entrada de 16 bit type es el tipo de display nodo o c todo com n pts es un nibble para indicar el estado del punto de cada display ssg y dct1 Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 4 de 6 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA N ELO212 Laboratorio de Sistemas Digitales di e yi ya 0 corresponden a las salidas de los segmentos incluido el punto y las se ales de control para el encendido del display Un contador BCD facilita la visualizaci n decimal de cuentas binarias El siguiente m dulo es un contador en BCD de 4 d gitos module bcdcounter rst clk value input rst clk reset clock output reg 15 0 value 4 bcd digits always negedge clk or posedge rst begin if rst 1 val2. la se al de clock Si el host desea enviar datos debe primero inhibir la comunicaci n desde el dispositivo colocando la l nea de clock en nivel bajo Luego debe colocar en nivel bajo la l nea de data y subir la l nea de clock Este estado es conocido como Request to Send con lo cual el host se aliza al dispositivo que comience a generar pulsos de reloj a trav s de la l nea clock para enviar los datos Por lo tanto el bus puede estar en uno de los siguientes tres estados e IDLE Data y Clock en alto INHIBIT Data en alto y Clock en bajo e REQUEST TO SEND Data en bajo y Clock en alto Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 2 de 6 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ca ELO212 Laboratorio de Sistemas Digitales di yi ya y Todos los datos son enviados de un byte por vez y cada byte es enviado dentro de un frame de 11 o 12 bit e bit de partida siempre es 0 e 8 bit de datos se comienza por el menos significativo e 1 bit de paridad se utiliza paridad impar e bit de parada siempre es 1 e 1 bit de confirmaci n s lo para comunicaci n desde el host al dispositivo El bit de paridad es colocado en alto si hay un n mero par de 1 s en los bit de datos y colocado en bajo si hay un n mero impar La idea es que el n mero de 1 s de los bit de datos m s el bit de paridad siempre sean un n mero impar paridad impar Esto se utiliza para la de
3. UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA cm ELO212 Laboratorio de Sistemas Digitales di yi 0 Laboratorio 5 Tarjeta de Desarrollo Spartan 3 Objetivos e Aprender el uso de dispositivos controlados por una FPGA en una tarjeta de desarrollo e Conocer la interfaz PS 2 el protocolo de comunicaci n y scan codes para la conexi n de un teclado e Aprender a manejar pulsadores interruptores leds y display de 7 segmentos e Utilizar programaci n modular para la reutilizaci n de c digo en el dise o de circuitos complejos e Desarrollar e implementar m todos de prueba para m dulos individuales y el circuito completo 1 Recursos Disponibles 1 1 Tarjeta de Desarrollo Spartan 3 de Digilent En este laboratorio se utilizar n algunos recursos internos que dispone la tarjeta de desarrollo con el fin de aprender su funcionamiento Espec ficamente se utilizar la interfaz PS 2 para una conexi n a teclado y pulsadores e interruptores todos ellos para entrada de datos para salida de datos se usar n leds y displays de 7 segmentos Para cada uno de estos recursos se dise ar n peque os m dulos que permitan aprender su uso La interfaz PS 2 que dispone la tarjeta corresponde al est ndar IBM y ser presentada con m s detalle en la secci n 1 2 En la p gina del curso se ha dispuesto de material de apoyo adicional Tanto los pulsadores como los interruptores de la tarjeta est n conect
4. ados cada uno a un pin de entrada de la FPGA y corresponden a un 1 0 l gico dependiendo de su estado Un detalle de la correspondencia de pines se encuentra en el manual del usuario cap tulo 4 Adem s la tarjeta dispone de 8 leds y 4 displays de 7 segmentos como salida de datos Los leds se activan con un 1 l gico Los segmentos de los displays se activan con un O l gico Para reducir la cantidad de pines necesarios para la activaci n de los displays de 7 segmentos stos se encuentran conectados en paralelo La activaci n de un display se logra mediante un pin de control conectado al nodo com n del display mediante un O l gico conectado a la base de un transistor que alimenta al display Con esto se logra reducir la cantidad de salidas requeridas de 36 a 12 Para poder observar varios d gitos encendidos ser necesario multiplexar en el tiempo las se ales de control refrescando continuamente los displays Una descripci n detallada se encuentra en el cap tulo 3 del manual del usuario Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 1 de 6 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA N ELO212 Laboratorio de Sistemas Digitales di yi ya 0 1 2 Interfaz PS 2 La interfaz de comunicaci n PS 2 es una interfaz propuesta por IBM para comunicar dispositivos seriales en forma sincr nica tanto teclado como Mouse En la actualidad y antes de la masificaci n de la interfaz USB la mayo
5. ia de la tarjeta de desarrollo cap tulo 6 disponible en el sitio de la asignatura Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 3 de 6 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA cm ELO212 Laboratorio de Sistemas Digitales di yi 0 1 3 Driver PS 2 En el sitio de la asignatura se encuentra disponible un driver b sico PS 2 escrito en lenguaje Verilog kbd v La Figura 3 muestra la idea principal del funcionamiento del driver kd l ShiftRegSig1 ShiftRegSig2 kc 10 0 10 1 Figura 3 Conexi n L gica para la Captura de Datos en Serie El driver de teclado realiza la captura de datos en serie v a la l nea kad para lo que utiliza 2 registros de desplazamiento de 11 y 10 bit respectivamente El reloj de sincronismo kc proviene de la misma fuente de los datos y est conectado a ambos registros El bit m s significativo del registro 1 es el que recibe los datos seriales Al capturar el valor hexadecimal F0 en el registro 2 se ha recibido el break code de una tecla cuyo valor est almacenado en el registro 1 entre los bit 8 al 1 2 Actividades Previas 2 1 Contador BCD En el sitio de la asignatura se encuentra el c digo en Verilog de un conversor binario a 7 segmentos ssdec v Este c digo tiene como entradas el dato en binario de 4 bit el estado de punto decimal y el tipo de dispositivo nodo o c todo com n La salida del m dulo es el estado de cada segmento
6. os su valor decimal e g 01 02 y FF si no lo es Si es necesario construya m dulos de prueba para verificar su dise o Qu scan code obtendr a para las teclas de flechas Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 5 de 6 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA AN ELO212 Laboratorio de Sistemas Digitales di s yi 3 En el Laboratorio 3 0 Revisi n Actividades Previas Muestre al profesor o ayudantes la simulaci n funcional y temporal de los m dulos desarrollados en los puntos 2 1 y 2 2 Muestre al profesor el dise o del m dulo del punto 2 3 que usa el driver PS 2 3 1 Contador BCD Sintetice el dise o del reloj BCD del punto 2 1 y verifique su funcionamiento 3 2 Uso de Pulsadores Interruptores y Leds Sintetice el dise o del punto 2 2 y verifique su funcionamiento 3 3 Interfaz PS 2 Sintetice el dise o del punto 2 3 y verifique su funcionamiento 3 4 M quina Digital Use los interruptores para especificar una operaci n Dise e un circuito que permita realizar las siguientes Operaciones Operaci n Contenido del display y leds 0 Contador BCD ascendente X Hz 1 Contador BCD descendente Y Hz 2 Contador octal ascendente de X Hz 3 Contador octal descendente de Y Hz 4 Contador del n mero de teclas presionadas 5 Cuenta el n mero de veces que se presiona la misma tecla 6 2MSD del display mues
7. r a de los teclados correspond an a este tipo con las siguientes caracter sticas e Gran n mero de teclas 101 a 104 e Conector de 5 o 6 pines incluyen adaptadores e Protocolo de comunicaci n serial bidireccional PS 2 e Garantizan s lo el conjunto 2 de los scan codes e Responden a todos los comandos enviados sin embargo no act an en todos ellos La interfaz f sica que usualmente se utiliza se muestra en la Figura 1 La alimentaci n del teclado mouse corresponde a Vcc 5 V y una corriente m xima de 100 mA Se recomienda no conectar el teclado a la tarjeta mientras se encuentre encendida Las l neas de Data y Clock son ambas de colector abierto con resistencias de pull up para fijar ambas l neas en alto El mouse y teclado PS 2 implementan un protocolo de comunicaci n serial bidireccional El bus de comunicaci n se encuentra en estado idle cuando ambas l neas data y clock se encuentran en alto Este es el nico estado en que al dispositivo teclado o mouse le est permitido enviar informaci n al host computador o en nuestro caso tarjeta de desarrollo Spartran 3 El host tiene el control ltimo sobre el bus y puede inhibir la comunicaci n en cualquier instante colocando la l nea de clock en nivel bajo 6 pin Mini DIN PS 2 1 Data 2 No Implementado 3 Ground 4 Vee 5V Plug Socket 5 Clock 6 No Implementado Figura 1 Interfaz PS 2 El dispositivo siempre genera
8. tecci n de errores en la transmisi n Si el dispositivo detecta un error responde como que se le ha enviado un comando inv lido La Figura 2 muestra la comunicaci n del dispositivo con el host Cuando el teclado o mouse desean mandar informaci n deben asegurarse que la l nea de clock debe estar en alto por lo menos 50 us antes de que el dispositivo pueda comenzar a enviar datos El teclado mouse escribe un bit en la l nea de data cuando el reloj est alto y es le do en el host cuando el reloj est bajo Como se trata de una comunicaci n desde el dispositivo hacia el host no se env a un bit de confirmaci n CLOCK DATA START DATAO DATA1 DATA2 DATA3 DATA4 DATAS DATAG DATA7 PARITY STOP Figura 2 Comunicaci n PS 2 Host 1 2 1 Scan Codes En los teclados se distinguen distintos conjuntos de scan codes para identificar la tecla o teclas que se presionan Se utiliza por defecto el conjunto 2 Cada tecla tiene asociado un scan code compuesto de dos c digos un make code que se emite cada vez que se presiona una tecla y un break code que se emite cuando se suelta la tecla En general estos c digos suelen tener entre 1 y 2 byte pero existen ciertos scan codes que son m s largos debido a que corresponden a una combinaci n de teclas m s elaborada En http www computer engineering org ps2keyboard scancodes2 html se encuentra disponible los scan codes del conjunto 2 as como tambi n en el manual de referenc
9. tran op 0 2LSD del display muestran op 1 7 Los puntos del display pesta ean a X Hz el display mantiene ltima operaci n 8 Display on todos los segmentos y puntos se mantienen las cuentas 9 Proponga un comportamiento din mico para los leds y puntos del display 10 2LSD del display indican el ltimo pulsador accionado se mantienen las cuentas 11 Muestra el tiempo transcurrido entre 2 teclas presionadas en ms con m ximo 9999 12 Muestra el tiempo transcurrido seg n el punto 2 1 El pulsador O hace un reset de todas las cuentas El pulsador 1 muestra una rotaci n de los d gitos del display a la derecha en 1 posici n y el pulsador 2 lo mismo pero hacia la izquierda El pulsador 3 hace que el display pesta ee a Y Hz manteniendo cuentas y respetando las operaciones Los leds muestran en todo momento salvo en la operaci n 9 la cuenta binaria de los 2 d gitos m s significativos del display Los valores de X Y le ser n asignados por el profesor o ayudante Lab 5 Alvi a Malonnek Sol s Venegas 26 04 2011 P gina 6 de 6
10. ue lt 0 else begin if value 3 0 9 begin value 3 0 lt 0 if value 7 4 9 begin value 7 4 lt 0 if value 11 8 9 begin value 11 8 lt 0 if value 15 12 9 value 15 12 lt 0 else value 15 12 lt value 15 12 1 end else value 11 8 lt value 11 8 1 end else value 7 4 lt value 7 4 1 end else value lt value 1 end end endmodule Utilizando los m dulos anteriores dise e un m dulo que permita la visualizaci n en el display del tiempo transcurrido desde que se inicializ la FPGA en formato MM SS Construya un m dulo de prueba para simular el dise o incluyendo las secciones de inicializaci n que sean necesarias pero que no son relevantes para la s ntesis 2 2 Uso de Pulsadores Interruptores y Leds Dise e un m dulo que permita asociar a cada interruptor de la tarjeta de desarrollo un led para desplegar el estado del interruptor respectivo A ada la posibilidad de encender apagar e invertir el estado de todos los leds al presionar el pulsador 0 1 2 Construya un m dulo de prueba para verificar el dise o mediante simulaci n 2 3 Interfaz PS 2 Utilizando el m dulo display desarrollado en el punto 2 1 y el driver descrito en la secci n 1 2 dise e un m dulo que permita capturar el scan code de la tecla presionada en los d gitos menos significativos del display Si la tecla presionada es un n mero desplegar en los dos d gitos m s significativ
Download Pdf Manuals
Related Search