Home

Etude et simulations d`un transistor MOS vertical

Contents

1. Figure 11 36 Variation th orique de param tre V en fonction de LE pour diff rentes valeurs de Y 98 Chapitre II LES STRUCTURES MOSFET VERTICALES IIL 7 CONCLUSION La miniaturisation des Transistors MOSFET a concernait toujours la zone active du composant grille canal Le transport des porteurs de charges est ainsi devenu vertical de la source vers le drain Ce genre de structure a ramen de nouveaux effets ind sirables ayant un sur la fiabilit de ces Transistors Dans ce deuxi me chapitre plusieurs configurations sont pr sent es et permettent l am lioration des propri t s des transistors Nous avons en ce qui nous concerne tudi les performances d un transistors MOSFET vertical a simple grille que nous avons con u l aide du logiciel de conception des dispositifs a semi conducteur le SILV ACO 99 CHAPITRE III SIMULATION D UN MOSFET A CANAL VERTICAL Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL I 1 LA TECHNOLOGIE CAD HI 1 1 Introduction Durant la conception d un circuit int gr le flot de donn es traverse plusieurs couches logicielles G n ralement chacune de ces couches logicielles est associ un niveau d abstraction Fig HI 1 D autres outils logiciels permettent de passer d une couche une autre Par exemple la description d un circuit int gr au niveau comportemental en VHDL ou Verilog peut se retrouver au niveau de description logique apr s
2. En 1964 GUMMEL 7 8 a propos pour la premi re fois un mod le num rique unidimensionnel pour les transistors bipolaires bas sur des quations diff rentielles propos es par VAN Roosbroek 9 depuis ce temps les solutions num rique s apparaissent de mani re r volutionnaire Quelques ann es plus tard les premi res simulations bidimensionnelles furent donn es par LOEB 10 et parall lement par Schroeder et Muller 11 r solvant l quation de poisson pour un Transistor MOSFET En 1981 IBM lance le programme FIELDAY c est un programme a trois dimensions qui r sout l quation de poisson ainsi les quations de continuit II 2 SILVACO III 2 1 Pr sentation De L environnement SILVACO SILVACO Silicon Valley Corporation est un environnement de logiciels quipermet de concevoir et pr voir les performances des dispositifs semi conducteur Cet outil sert la mod lisation des dispositifs semi conducteur avant leur fabrication Le TCAD SILVACO a t fond en 1984 par le Dr Ivan Pesic qui a expos les outils d extraction des param tres d une structure UTMOS Aujourd hui ce logiciel est tr s utile dans le d veloppement de beaucoup de projets de recherches SILV ACO inclut de nouveaux mod les physiques qui emploient des m thodes et des algorithmes num riques efficaces de nouvelles techniques de maillage l optimisation de solutions lin aires etc tout en permettant d obtenir des r sultat
3. XX Drain Current 4 0 005 0 004 0002 XX Drain Anmlog Drain 3nmlog 0 003 FX Gate 1nm log FX Gate 3nmlog 0 002 0 00 04 0 04 08 12 16 0 05 1 15 2 25 3 Gate Voltage Y Drain Int Voltage Y Fig IIL20 Caract ristiques 1b Vos et Ip Vps pour tox Lnm et tox 3nm L paisseur de l oxyde de grille doit tre choisie ad quatement En effet une fine paisseur de l oxyde impliquerait le passage de porteurs de charges travers le di lectrique par effet Tunnel dont la probabilit de passage croit exponentiellement avec la diminution de l paisseur tox le courant Tunnel augmente d un ordre de grandeur pour chaque diminution de 0 2 nm g ani 2000 Par ailleurs un travail de spectroscopie de pertes d nergie d lectrons a d fini la valeur de 0 7nm comme limite physique au del de laquelle le SiO2 perd les propri t s lectronique du mat riau massif muller1999 D autre part une couche paisse de 10nm ne pr sente m me pas un effet transistor ceci est d l affaiblissement de l effet de champ lectriques sur les porteurs minoritaires dans le canal Pour conclure on peut avancer que l paisseur de l oxyde doit tre la plus r duite possible afin d am liorer le contr le du canal de conduction 130 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL III 5 4 Influence de la variation de la concentration N sur les caract rist
4. 16 PUB Reduction of Parasitic Capacitance in Vertical MOSFETS by Spacer Local Oxidation V Dominik Kunz Takashi Uchino Member IEEE C H Kees de Groot Member IEEE Peter Ashburn Member IEEE David C Donaghy Steven Hall Member IEEE Yun Wang and Peter L F Hemment Member IEEE 17 PUB Single double and surround gate vertical MOSFETs with reduced parasitic capacitance E Gili a V D Kunz a C H de Groot a T Uchino a P Ashburn a D C Donaghy b S Hall b Y Wang c P L F Hemment c a Department of Electronics and Computer Science University of Southampton Southampton UK b Department of Electrical Engineering and Electronics University of Liverpool Liverpool UK c School of Electronics Computing and Maths University of Surrey Guildford UK 18 TEJAS Krishnamohan Physics And Technology Of High Mobility Strained Germanium Channel Heterostructure MOSFETs STANFORD UNIVERSITY 19 Stephane ALVES These de Doctorat Conception De Transistors Flymos Verticaux De Puissance Adaptes Aux Applications Automobiles Du Futur Batterie 42v INSA de Toulouse 20 Gabriel DELAYE docteur de l cole centrale de Lyon Oxyde Cristallin a haute permittivit lectrique epitaxi sur silicium SrO et SrTi03 21 22 23 24 25 26 27 Sankaran Jayanarayanan B Tech M S Silicon based Vertical MOSFETs Faculty of the Graduate School of The University of Texas at Austin
5. Vs lt 2 pr On crira ainsi Vo Vs 4q sNa r Cox eq 1 21 La tension de seuil Vy de la structure est donn par la valeur de Vg pour laquelle Vs 2 g Soit Vr q Na Wmax Coxt PS in 2q Es Na 2Pn 7 Coxt2P eq 1 22 Ainsi on d finie la tension de seuil correspond la valeur de la tension Vg a partir de laquelle on ne peut plus n gliger les charges d inversion devant les charges de d pl tion Vr 204 2q es Na 2B Cox eq 1 23 23 Chapitre I LES TRANSISTORS MOSFETS V gt gt O charge par unit de surface Eox Champ lectrique Potentiel lectrostatique Figure 1 17 Structure MIS id ale Diagramme de bandes Densit de charges Champ lectrique et Potentiel lectrostatique 24 Chapitre I LES TRANSISTORS MOSFETS IILS La structure MOS R elle La structure MOS la plus tudi c est la structure AI SiO2 Si aluminium Oxyde de silicium silicium car elle pr sente des caract ristique performantes Cependant la barri re de potentiel ms n est pas nulle et il y a de diverses charges l int rieur de l Oxyde qui affect les caract ristiques du MOS r el III 5 1 La Barriere de potentiel Le travail de sortie d un SC q s est la diff rence d nergie entre le niveau de fermi et le niveau vide Dans un semi conducteur il varie en fonction du dopage alors que dans un m tal q m reste constant Ce qui fai
6. Cl ment Charbuillet Docteur de l Universit des Sciences et Technologies de Lille Recherche et tude de dispositifs commutation abrupte PUB Nanoscale CMOS Hon Sum Philip Wong Senior Member Ieee David J Frank Member Ieee Paul M Solomon Fellow Ieee Clement H J Wann And Jeffrey J Welser Member Ieee Claudia NEGULESCU ASYMPTOTICAL MODELS AND NUMERICAL SCHEMES FOR QUANTUM SYSTEMS Universite Paul Sabatier Toulouse III PUB The Vertical Replacement Gate VRG MOSFET A 50 nm Vertical MOSFET with Lithography Independent Gate Length J M Hergenrother1 D Monroe F P Klemens A Kornblit G R Weber W M Mansfield M R Baker FH Baumann K J Bolan J E Bower N A Ciampa R A Cirelli J I Colonell D J Eaglesham J Frackoviak H J Gossmann M L Green S J Hillenius C A King R N Kleiman W Y C Lai J T C Lee R C Liu H L Maynard M D Morris S H Oh2 C S Pai C S Rafferty J M Rosamilia T W Sorsch H H Vuong Bell Laboratories Lucent Technologies Murray Hill NJ 07974 USA Olivier WEBER th se de doctorat Etude Fabrication et Propriete de transport de Transistor CMOS associant un di lectrique Haut permittivit et un canal haut mobilit Institut national des sciences Appliqu s de LYON Christophe CHARBONNIAUD Caract risation et mod lisation lectrothermique non lin aire de transistors effet de champ GaN pour l amplification de puissance micro onde UNIVE
7. en figure IL 9 a L expression tient compte d une part de la variation de la r sistivit avec le gradient de concentration et d autre part du profil de dispersion des lignes de courant Ainsi pour r duire cette r sistance une jonction abrupte gradient lev du profil de dopage la jonction permet de contr ler l influence du premier terme et une diminution de la profondeur de jonction Xj assure une contribution n gligeable du second terme 60 Chapitre II LES STRUCTURES MOSFET VERTICALES a LL Rac v Re Rsp R sh Figure II 9 Diagramme sch matique pr sentant a la courbure des lignes de courant dans la r gion source drain et b les composantes de la r sistance s rie I 3 5 Effet Tunnel Dans Les Faibles Epaisseurs D oxyde Parall lement la r duction de la longueur du canal L l paisseur d oxyde de grille doit tre r duite afin de pallier les effets canaux courts et d am liorer le contr le du canal de conduction Pour des paisseurs inf rieures 2nm la couche d oxyde devient suffisamment fine pour permettre le passage des porteurs par effet tunnel direct Ce passage est l origine d un courant tunnel de grille d autant plus important que l paisseur d oxyde est faible L apparition d un courant de grille entra ne un accroissement du courant l tat bloqu et donc de la puissance dissip e il perturbe aussi le bon fonctionnement
8. est dire form e par les porteurs minoritaires et cette fois c est en augmentant la densit de porteurs par application d une tension sur la grille du transistor Chapitre I LES TRANSISTORS MOSFETS II LA STRUCTURE METAL OXYDE SEMICONDUCTEUR II 1 Description Ph nom nologique Pour un dispositif dans lequel un courant peut tre command par une tension appliqu e non pas directement sur le mat riau mais travers une mince couche d oxyde Rappelons les choix de ce mat riau Si le dispositif tait isolant le courant ne pourrait circuler Si le mat riau tait un m tal le champ lectrique ne pourrait p n trer l int rieur et dans ce cas l action de commande par la tension serait impossible Le choix se porte alors naturellement vers les semi conducteurs La premi re tape est de comprendre comment une tension appliqu e travers un oxyde peut contr ler la charge stock e C est l objectif de cette partie qui montrera comment ce mod le volue quand deux r servoirs de charge qu on nommera source et drain sont plac s de part et d autre de ce dispositif et comment un courant peut circuler de l un l autre Le dispositif de base est donc un empilement de trois mat riaux un semi conducteur dop de type p ou n un isolant de faible paisseur quelques nanom tres pour les technologies les plus avanc es et une couche conductrice appel e grille La technologie des circuits int gr s a con
9. Coxefr Vc Vr eq 1 4 Cox tant la capacit d oxyde en inversion forte IIL 4 La structure MOS Id ale Pour comprendre le model r el du transistor MOSFET on doit tudier une structure id ale qu on peut la d finir par les condition suivantes Les travaux de sortie du SC et du m tal sont consid r s comme tant gaux L oxyde est un isolant parfait Il n existe pas un tat d interface entre le SC et l oxyde 20 Chapitre I LES TRANSISTORS MOSFETS La hauteur de la barri re entre le m tal et le semi conducteur est toujours donn e par la diff rences des travaux de sortie du m tal et du SC En admettant ces d terminations la structure MOS deviendra structure MIS selon la deuxi me condition Pour un SC de type p les diagramme nerg tiques a l quilibre et sous une tension positive du m tal par rapport au SC sont repr sent sur la figure Ei repr sente le niveau de fermi intrins que Ei est une fonction des densit s d tats relatives de la bande de conduction et la bande de valence Lorsque le niveau de fermi est au dessus de Ei le SC est de type n il est au dessous quand le SC est de type p On peut remarquer que le niveau de fermi reste constant dans tous le SC m me sous polarisation Ceci traduit de l absence de courant r sultant de la pr sence de l isolant HI 4 1 La Charge d Espace Dans la r gion neutre du Sc les densit s des lectrons et des trous sont donn
10. Figure 11 17 pr sente sch matiquement la structure La performance de cette architecture peut tre encore am lior e en cr ant une extension de l lectrode de grille jusqu une certaine profondeur dans l oxyde enterr D un point de vue 72 Chapitre II LES STRUCTURES MOSFET VERTICALES lectrostatique Il a t d montr que ces architecture coupl es avec l utilisation technologies innovantes comme le silicium contraint l empilement grille en m tal et ou di lectrique high k peuvent encore am liorer la performance du dispositif Source Grille 3 Grille 1 Grille 2 SiO2 Drain Figure II 17 Transistor MOSFET Triple grille ou FinFET II 2 1 3 Transistors MOSFET GRILLE Entourante ou Gate All Around Enfin le transistor MOSFET avec une structure de grille entourant Fig IL 18 est obtenue partir d une technologie SON 15 la grille entourant enti rement le canal pour un meilleur contr le lectrostatique Dans cette structure il existe une possibilit int ressante pour donner a la grille une forme entourant ou cylindrique dans laquelle la section transversale de la cha ne de silicium a une forme cylindrique et l lectrode de grille compl tement entoure la r gion de canal dispositif Le courant circule verticalement le long de la Si S102 cylindrique interface et la longueur de grille du transistor est d finie par la hauteur du mat riau de grille qui son tour pe
11. Solution DeckBuild Environement d execution Figure IL 2 Sch ma synoptique des modules utilis s dans la simulation par TCAD SILVACO IL 2 2 3 DECKBUILD DECKBUILD est l environnement o est d fini le programme de simulation travers des commandes sp cifiques De multiples simulateurs consid r s comme des entr es peuvent tre utilis s avec le DECKBUILD ATHENA ATLAS SSUPREM3 etc L affichage des r sultats de simulation tels que les param tres technologiques profondeur de jonction concentration des porteurs et m me les param tres lectriques tension de seuil courant etc est effectu l aide d une fen tre d information Output window IIL 2 2 4 TONYPLOT TONYPLOT est l environnement o sont visualis s les r sultats des simulations Il donne des possibilit s compl tes pour la visualisation et l analyse 105 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL des caract ristiques de sortie structure du composant lectronique profil de dopage et caract ristiques lectriques Selon le programme de simulation TONYPLOT peut donner des caract ristiques de sortie en une dimension 1D deux dimensions 2D et m me trois dimensions 3D Dans ce m moire nous pr senterons les r sultats de la simulation en deux dimensions La figure qui suit illustre les r sultats de simulation obtenus en 2D d une oxydation par le biais du simulateur ATHENA A
12. UN MOSFET A CANAL VERTICAL ATLAS ATLAS Data from Drain 1nm log Data from Drain 15nm log 7 XX Drain Current 4 0 003 0 002 E 7 0 0016 XX Drain Current A 0 002 J A 0 0012 F 0 0008 con a 0 0004 a 0 E pp ER CR CE 04 o 04 08 12 18 04 o 04 08 12 16 Gate Voltage V Gate Voltage V Ib Vcs pour tox 1nm Ib Vcs pour tox 1 5nm ATLAS mE Data from Drain 3nm log Data from Drain 10nm log 0 0009 di Drain Current A 1 6e 06 XX Drain Current A 2000 148 06 oE en 0 000 18 05 0 0005 E 8e 07 0 004 2 6e 07 0 0003 1 48 07 0 0002 E 0 000 29 E a o NEE EET RE CS EE A LEE ELSA ESL EE HT IRE T T pr T EU TT T T T 04 o 04 08 12 15 o4 o o4 CE 1e VE Gate Voltage V Gate Voltage V p Vos pour tox 3nm p Vos pour tox 10nm Fig IL 18 Caract ristiques Ib Vos pour diff rentes valeurs de tox Nous pouvons remarquer en exploitant la courbe de transfert Ips Vos que la tension de seuil d pend de l paisseur de l oxyde de grille En effet cette tension de seuil augmente quand l paisseur de l oxyde augmente Une paisseur tr s importante tel que tox 10nm isole en fait la grille du canal On examin alors l effet de la variation de cette oxyde sur la caract ristique de sortie du transistor Les r sulta
13. canal unique avec les profiles de Dopage Ainsi que nous l avons signal pr c demment la pr cision est meilleure si le maillage est raffin dans les zones ad quates La Figure IL 13 pr sente le r sultat du maillage d fini sur le fichier de simulation de notre structure MOSFET verticale Nous observons bien que le maillage n est pas uniforme dans toute la structure Le maillage que nous avons adopt pour notre simulation est repr sent sur la figure qui suit On remarque bien que ce maillage n est pas uniforme Qu il est par exemple grossier dans le substrat et raffin aux niveaux des interfaces et des jonctions 122 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS Data from YMOS str 0 1 pa 5 5 02 0 3 0 4 Le 0 05 01 015 0 2 0 25 0 3 Microns Fig III 13 Le Maillage dans la Structure n _ MOSFET Verticale IIL 4 3 Caract ristiques de transfert Ip Vgs et de sortie Ip Vps du dispositif simul Les caract ristiques de transfert et de sortie de notre dispositif font l objet des figures qui suivent ATLAS OVERLAY Data from multiple files 0 0014 XX Drain Current A 0 0012 0 001 0 0008 verticale1 log verticale2 log verticale3 log verticale4 log 0 0006 0 0004 0 0002 0 2 0 0 2 0 4 06 08 1 12 14 16 Figure IIL 14 Caract ristiques de transfert du MOSFET verticale simul 123 Chapitre III SIMULATION D UN MO
14. correspondant la barri re de potentiel d une jonction N P Cette barri re emp che le passage des porteurs entre la source et le drain si aucune polarisation n est appliqu e sur le dispositif Les diff rents r gimes de fonctionnement du transistor nMOS sont ensuite d finis selon les valeurs de ys IIL 3 3 R gime d Accumulation gt _wys lt 0 soit Vo lt Vrs r gime d accumulation Les porteurs majoritaires du substrat sont attir s l interface du semi conducteur la capacit est en accumulation La barri re c t source pour les lectrons vaut alors ED ys la surface du semi conducteur le transistor est l tat bloqu lt Champ l ctrique Vgs 0 EF D els M O Diagramme de Bande Concentration de charges Figure 1 14 R gime d accumulation IIL 3 4 R gime de d pl tion ou de d sertion gt 0 lt wys lt O f VG gt VFB r gime de d pl tion ou de d sertion Les porteurs majoritaires sont repouss s de la surface du semi conducteur et une zone d sert e en porteurs se cr e Le transistor ne conduit pas 18 Chapitre I LES TRANSISTORS MOSFETS gt Champ l ctrique Diagramme de Bandes Concentration de Charges Figure 1 15 R gime de d pl tion II 3 5 R gime d Inversion gt f lt wys lt 2 f r gime d inversion faible La condition ys f correspond au seuil de l inversion faible en surface les concentrations d
15. e lors de notre recherche bibliographique Notons alors que m me si les MOSFETs on gard leurs structures initiales l industrie micro lectronique a pu voluer ce composant et par cons quent et bien entendu les circuits dans les quelles ce composant est bien videmment int gr et ceci afin de r pondre aux exigences des consommateurs et ceci gr ce aux processus technologiques modernes dans la fabrication des transistors et les circuits int gr s de mani re g n rale et particuli rement la photolithographie les progr s ont touch non seulement la forme mais aussi les dimensions de la zone active des transistors et le passages des porteurs de charge dans les structures verticales est d sormais vertical et donc perpendiculaire au wafer rendant ce type de transistors assez int ressant dans des applications de puissance Notre travail a consist alors tudier une structure MOSFET vertical et la mod liser sous environnement ATLAS de SILVACO Nous avons ainsi pu dans un deuxi me temps examiner les effets de la variation des param tres de notre structure sur ses caract ristiques lectriques savoir son courant de drain 138 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL et sa tension de seuil Nous avons pu alors constat que la variation de l paisseur de l oxyde de la longueur de la grille concentration des dopants de la source et du drain concentrations des dopants du canal avaient un
16. eq 1 39 Tel que Vpsat Ves Vm Pour Vps Constant Em dIps dVes Hep Coxe W L Vpsa eq 1 40 Em Lej Coxe W L Vas Vr eq 1 41 8m 2W pep Coxe IDL eq 1 42 lds Ilds Ids Ips T dV gs or dVas gmp dVgmb eq 1 43 rs Jm VGs h x lt r S Figure 1 22 Mod le petit signal d un transistor MOS en r gime de saturation 33 Chapitre I LES TRANSISTORS MOSFETS Ainsi la transconductance petit signal augmente lorsque la tension grille source augmente Ceci peut se voir sur le graphique de la caract ristique de Transmission figure 1 23 la pente de la caract ristique augmente avec Vgs D pres l expression de la conductance de sortie du transistor est nulle car le courant ne d pend pas de la tension Vps Ainsi la r sistance de sortie est infinie En r alit les droites Ip Vps en r gime de saturation affichent une faible pente puisque la longueur du canal est l g rement modul e par la variation de la tension Vps le courant de drain pr sente un l ger accroissement lorsque la tension Vps augmente Ce ph nom ne s appelle effet d Early afin de le prendre en compte l expression pour le courant est compl t e par le facteur 1 Vps Vgs Vrn V gt Ip W L Leff Cox ep 2 Vas Va 1 Vps Vos Vrr Vx eq 1 44 O Vx est la tension d Early param tre intrins que du transistor Puisque la pente due l effet
17. es et test s dans la gamme de tensions de 100V 1000V Des r sultats tr s r cents montrent l application du concept des superjonctions la fabrication d IGBT tr s haute tension autour de 6kV IL 2 2 3 Transistor VMOSFET semi Superjonctions Dans le but d obtenir une r sistance l tat passant la plus faible possible Toshiba a propos en 2003 une nouvelle structure bas e sur le principe des structures Superjonction 20 Une coupe sch matique d un transistor Semi Superjonction est pr sent e sur la figure 11 24 cette structure est form e d une alternance de colonnes P et de colonnes N les r gions P n tant pas ici connect es au substrat N Grille en poly SiO2 Drain Figure IL 24 Coupe sch matique du transistor semi superjonctions 77 Chapitre II LES STRUCTURES MOSFET VERTICALES Les composants Superjonction et a semi superjonctions pr sentent un meilleur compromis pour les tr s hautes tenues en tension BVdss gt 1000Volts Ceci tait pr visible puisque la r sistance passante sp cifique limite de ces composants est proportionnelle BVdss I1 2 2 4 La structure MOSFET verticale FLIMOS La diff rence principale entre un transistor MOSFET a superjonctions et la cellule d un transistor FLIMOS FLoating Island MOS Transistor r side dans l utilisation d un ou plusieurs puit s P flottant s dans la zone pitaxi e N Celui ci est impla
18. l efficacit de la grille I 4 AMELIORATION APPORTEES AUX NOUVELLES STRUCTURES MOSFETS L re moderne du transistor MOS d bute en 1958 avec la passivation du silicium et la formation du dioxyde de silicium SiO2 10 L introduction dans les ann es 70 du poly silicium pour remplacer la grille en aluminium constitue galement une avanc e d terminante Par la suite seul le siliciure TiSi2 CoSi2 puis NiSi permettant de r duire la r sistance de contact avec les zones source et drain est apparu comme nouveau mat riau actif du transistor MOS I 4 1 Dopage r trograde Pour contrer ces effets de canal court diff rentes strat gies de miniaturisation sont mises en place au niveau des composants Afin de contr ler les effets de percement volumique Un fort dopage r trograde est r alis dans le substrat sous la grille Ainsi l extension des zones de charge d espace est limit e aux endroits critiques sous le canal tout en permettant un r glage de la tension de seuil par un dopage plus faible du canal Des poches ou des halos fortement dop s sont aussi r alis es autour des caissons source et drain pour lutter contre le percement surfacique 63 Chapitre II LES STRUCTURES MOSFET VERTICALES Source Grille Drain Dopage retrograde Extension des zones S D Halos Figure IL 10 Structure du transistor MOS bulk avec dopage r trograde de canal des halos autour des caissons source et dr
19. sur un pas relativement serr d pendant de leur dopage Lorsqu une polarisation inverse est appliqu e les diodes verticales PN se d peuplent lat ralement dans la r gion de drift la diode se comporte alors comme une diode PIN avec une r gion centrale tr s peu dop e L avantage d une telle structure r side dans le fait que la tenue en tension devient ind pendante du dopage des puits verticaux qui peuvent alors tre assez fortement dop s dopage sup rieur celui de la zone 76 Chapitre II LES STRUCTURES MOSFET VERTICALES de drift des transistors MOS conventionnels et ainsi am liorer la r sistance l tat passant La tenue en tension d pend essentiellement de la hauteur des puits La technologie de la Superjonction est en fait bas e sur le principe de la compensation de charges qui est un d riv de l id e du RESURF lat ral L exc s de charges dans la colonne N est compens par des charges adjacentes dans la colonne P contribuant ainsi au champ lectrique horizontal sans affecter le champ lectrique vertical L avantage majeur des composants base de superjonctions est leur capacit augmenter autant les performances en r gime de fonctionnement bloqu que celles en fonctionnement direct La limite des transistors conventionnels d finie par les concepts classiques des transistors unipolaires est ainsi d pass e Actuellement les composants utilisant les superjonctions ont t fabriqu
20. tablissent le partage de la charge de d pl tion entre grille source et drain La zone de distribution de la charge de d pl tion du canal Q D est repr sent e par le trap ze violet de la Fig IL 4 de surface S Ws L L 2 Cette surface est inf rieure celle utilis e en premi re approximation pour les canaux longs S Ws L Un facteur correctif purement g om trique s crit K Osc O sc L L 2L AL L aaan eg I1 3 La tension de seuil r sultant de cette correction s crit ainsi Vr Bus KQuep Cox 2D F eq l 4 S1 la longueur de canal diminue la charge de d pl tion contr l e par la source et le drain prend de plus en plus d importance par rapport celle contr l e par la grille Cette diminution de charge de d pl tion va entra ner une diminution de la tension de seuil L 3 1 5 Le courant de Fuite Iorr et Le Compromis Lorr Lorr Il est d termin comme courant du drain Ips pour Vos 0 et Vps Vpp c est l une les plus importante caract risation des transistors MOSFET c est un param tre li directement au effets canaux court de mani re que la puissance dissip e lors son fonctionnement PS lorr Vpp Actuellement et lors l int gration des millier de transistor sur la m me puce il est recommand qu en plus Ion le courant lopp doit tre optimis et il devient un param tre crucial qui d termine l chelle d int gration 57 Chapitr
21. traduit par une diminution de la tension de seuil et par une augmentation de la pente sous le seuil SS ainsi que du courant Ce r sultat s observe bien sur la caract ristique Ip Vg en chelle logarithmique de la figure suivante 10 Canal long Canal court al tF 1 5nm 10 W L 10 lt 10 D calage de 5 21 Vp li au partage pe 10 t ped E de charge 3 9 AFF Vp pour un canal court V p pour un canal long l l l 1 1 1 l 0 0 0 2 0 4 0 6 0 8 10 12 1 4 Polarisation de la grile Vos V Figure 11 4 Influence de l effet du partage de charge sur la caract ristique du courant du transistor MOS pour Vp 1 V 55 Chapitre II LES STRUCTURES MOSFET VERTICALES En plus de cet effet canal court on assiste un effet canal troit La r gion de d pl tion effective cr e par la tension de grille sous l oxyde de grille s tend lat ralement Cependant contrairement l effet du canal court cet effet d au canal troit conduit une diminution de la valeur du courant et ainsi une augmentation de la tension de seuil 13 L 3 1 3 Per age Punch through Le courant de drain en r gime sous le seuil peut aussi b n ficier d un passage entre la source et le drain plus en profondeur dans le substrat Le contr le de la grille est moins efficace lorsque le courant est localis en profondeur dans le substrat L intensit du courant de pu
22. voqu l aspect de la miniaturisation des composants MOSFET nous avons montr que cet aspect a concern de mani re g n rale les mat riaux et les dimensions des 69 Chapitre II LES STRUCTURES MOSFET VERTICALES parties de la zone active des transistors la grille l oxyde et le canal L am lioration des performances de cette zone passe entre autres par le renforcement du couplage lectrostatique de la grille sur le flux de porteurs dans le canal de conduction Les solutions propos es consistent donc a augmenter le nombre de grille de contr le autour du canal pour diminuer les effets lectrostatiques parasites II 2 1 Transistors MOSFET Verticales MULTI GRILLE Les recherches se sont alors orient es depuis la fin des ann es 1980 apr s la technologie SOI vers l tude des et des architectures multi grilles sur ce m me substrat Double Grille verticale Triple Grille FinFET dispositifs a grille enrobante GAA pour Gate All Around et nanofils cylindriques ou rectangulaires pour ne citer que les plus Importantes 15 II 2 1 1 Transistors MOSFET DOUBLE GRILLE ou DG MOSFET Le transistor DG MOSFET fait galement partie des solutions prometteuses pour le remplacement des dispositifs MOSFET Bulk il est aussi r alisable en structure verticale et d une mani re g n rale cette architecture est un composant a quatre terminaux la source le drain la grille gauche et grille droite Dans la plus part des cas les
23. 5 et le TiO semblent int ressants mais pr sentent inconv nient de r agir avec le silicium Ainsi pour contourner ce fait il faudrait une couche tampon de permittivit inf rieure entre le di lectrique et le substrat Ceci malheureusement diminue fortement la capacit Cox associ e empilement des deux couches et rend aussi le processus plus compliqu Le mat riau High K doit aussi pr senter des discontinuit s de bandes de conduction ou de valences suivant la nature des porteurs n ou p la figure suivante montre les discontinuit s de bandes pour diff rents mat riaux 65 Chapitre II LES STRUCTURES MOSFET VERTICALES Discontinuit de EN PTT 7 1 bande de conduction 35 pt 14 15 g 13 15 Bande di o3 interdite 3 11 al a sl SE t 30 la Discontinuit de al ia 34 33 34 zg P4 bande de valence 43 BaTiO 4r SiN Ta 0 20 HO vo me 2 4 Silicium Oxyde Si so BaZrO AlO 193 ZrSiO 5 Figure IL 11 sch ma repr sentatif de diagramme de bande de diverses jonctions th oriques Oxyde silicium 20 L oxyde d hafnium HfO avec sa permittivit relative amp r de l ordre de 20 son gap relativement grand de l ordre de 5 65eV et enfin sa relative stabilit thermodynamique sur le silicium semble tre un bon candidat pour remplacer l oxyde ceci est illustr sur la figure suivante Mobilit cm Vs 50 0 25 0 30 0 35 0 40 0 45 0 50 0
24. II 10 84 Chapitre II LES STRUCTURES MOSFET VERTICALES La tension de claquage et la r sistance l tat passant sont troitement li es en effet la zone de drain N faiblement dop e a un double effet d une part elle supporte la quasi totalit de la tension drain source l tat bloqu et d autre part elle a un effet r sistif important l tat passant Le compromis entre Ron et BV est une des principales caract ristiques des transistors MOS de puissance En ce qui concerne les temps de commutation ils sont troitement li s au courant appliqu sur la grille qui devra tre lev afin de permettre la capacit d entr e du composant de se d charger Plus ce courant est fort plus la commutation est rapide De plus pour bloquer le transistor il faudra fournir un chemin le moins r sistif possible au courant afin de permettre cette capacit d entr e de se d charger le plus rapidement possible IIL 3 R gime Statique et Fonctionnement en Commutation Dans une premi re partie pr c dente nous avons analys qualitativement les principaux m canismes physiques qui peuvent limiter les performances des transistors MOSFET Lorsqu on d sire les caract ristique d un dispositif de puissance savoir le calquage de la diode de drain le per age entre le drain et la source et la limitation du niveau du courant Dans cette partie on se consacre l tude des propri t s en r gimes stat
25. Leg Cox ep W L Vas Vin Vps eq 1 29 Ue tant la mobilit effective des porteurs Lorsque Vps augmente au del de la valeur Vgs Vrp le potentiel de surface c t drain devient inf rieur 2 f La densit de porteurs devient donc nulle c t drain cr ant un point de pincement qui va se d placer c t source lorsque Vo gt gt Vos Vm Rien ne change entre l extr mit source et le point de pincement que ce soit en terme de densit de charges ou en terme de tension appliqu e le courant reste donc constant la valeur Ipsat 1 Isa 3 Leg Cox et WL V psat eq 1 30 Tel que Vhsat Vos A Vrn Le courant de saturation Jp OU lon Sera donc d fini comme le courant d bit par le dispositif lorsque Vos Vps Vpn Vpp est appel tension d alimentation 27 Chapitre I LES TRANSISTORS MOSFETS IIL 6 3 Modulation de la longueur du canal Nous avons pr c demment assum que si Vp gt Vpsa le courant Ip est constant Quand Vp gt gt Vbpsa la r gion de d pl tion diminue du c t du Drain ceci introduit la longueur effective du canal L L AL Il en r sulte une augmentation du courant dans le drain Ip avec Vosar Vos Vrn 1 Insai gt Hep Coxe W L Vosa 1 An Vps eq 1 31 est le param tre de la modulation IIL 7 Caract ristiques Statiques d un Transistor MOS Un transistor peut tre repr sente comme un quadrip le dont les terminaux d entr e sont la grill
26. MOSFETS lorsque la structure est en r gime de bandes plates Dans ce cas la diff rence entre le niveau de Fermi et le pi ge est gale Ep Eto Si une tension est appliqu e aux bornes de la structure la barri re de potentiel correspondant l isolant se d forme comme l illustre la figure 1 13 Il existe alors une tension aux bornes de l isolant Vox et le niveau d nergie apparent du pi ge suit la relation suivante Et Eto q Yt Vox tox eg 1 24 II 6 Calcul du Courant du Drain du Transistor IIL 6 1 Ip En r gime faible inversion En r gime faible inversion le transistor est bloqu la barri re de potentiel entre le canal et la source est importante ce qui emp che le passage des porteurs minoritaires seuls quelques porteurs arrivent la franchir par activation thermique Il en r sulte l apparition d un courant faible de diffusion dans le transistor Ce courant varie exponentiellement par rapport la tension de grille Vos suivant l expression Ip Ho CDEP W L kT q 1 exp qVps kT exp q Vos Vrn nkT ai weh eq 1 25 O q d signe la charge l mentaire k la constante de Boltzmann et T la temp rature y repr sente la mobilit des porteurs avec Cpgzp la capacit de la couche d pl t e W tant la largeur du transistor n appel facteur de substrat traduit l effet de la couche de d pl tion sur la caract ristique de courant il est d fini par n
27. d Early est positive cette tension est n gative et est de l ordre de plusieurs dizaines de volt caract ristiques de sorte d un transistor i 0 5 10 15 20 Vos V Figure 1 23 Caract ristiques Ip Vps tenant en compte de l effet d Early 9 La caract ristique de sortie du transistor affiche une l g re pente en r gime de saturation La valeur du courant au d but de la zone de saturation 34 Chapitre I LES TRANSISTORS MOSFETS IV 3 Mod le petit signal d un transistor MOS en r gime Lin aire Le transistor se trouve en r gime lin aire sous les conditions suivantes Vps lt Vos Vm et Vos gt Vm On reprend la relation Eq1 30 En r gime lin aire cette relation entre les tensions du transistor et le courant de drain se simplifient D VD Va W L Legr Coxefr Vos Vn Vos 2 Vps eq 1 45 Dans ce r gime c est la r sistance de sortie qui est le param tre le plus important Pour Vgs constant F sortie d Lis F sortie L W Leg Coxe I VGs Va Vps q 1 46 En r gime lin aire la pente de la caract ristique de sortie d pend des deux tensions de contr le du transistor Cependant c est lorsque la tension Vps est faible devant Vas Va que le comportement du transistor est particuli rement int ressant On remarque que dans cette zone les caract ristiques de sortie diff rent peu des droites traversant l origine pente positive Elles d crivent donc u
28. de transport de Boltzmann ont prouv que la densit des courants dans les quations de continuit peut tre d finie par le mod le d entrainement diffusion Les densit s de courants sont exprim es en deux termes Le premier correspond l entrainement des charges par le champ lectrique le second correspond la diffusion des porteurs l E D grad E a eq II 4 J gpu a qD rad p IPH E 47 p Erap OOOO aTi E grad eq III 6 103 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL O Dn et Dp sont les coefficients de diffusion Ils sont directement reli s aux mobilit s desporteurs par la relation d Einstein Dn KT q un eq l1 7 Dp KT q up eq UILl 8 Les mod les physiques dans les semi conducteurs ont t mod lis s sous la forme d expressions math matiques reliant le potentiel lectrostatique et la densit des porteurs La mod lisation physique est r alis e en tenant compte de la probabilit d occupation des niveaux d nergie de la mobilit des porteurs et des diff rents types de recombinaison g n rations Plusieurs mod les ont t d velopp s pour les semi conducteurs en fonction du choix de la technologie bipolaire CMOS de la concentration des dopants des dimensions et de la temp rature de fonctionnement Ces grandeurs doivent tre choisies d une mani re judicieuse pour se rapprocher du comportement physique r el d
29. dits de Valence Les bandes de hautes nergies correspondent des lectrons quasi libres de se d tacher de la structure et qui par cons quent peuvent participer une conduction lectrique On distingue isolants et 15 Chapitre I LES TRANSISTORS MOSFETS conducteurs par la diff rence d nergie qu il existe entre ces bandes appel e le gap le foss Energie eV Bande de Conduction Gap 7eV Bande de Valence Figure 1 10 Bandes d nergies pour un isolant 1 e 19 lt p lt 1 e 11 Q cm Energie eV Bande de Conduction Gap 0 eV Bande de Valence Figure 1 11 Bandes d nergies pour un conducteur 1 e4 lt p lt 6 e7 Q cm Energie eV Bande de Conduction Gap 1eV Bande de Valence Figure 1 12 Bandes d nergies pour un semi conducteur 1 e 6 lt p lt 1 63 Q cm e Dans les isolants la bande de conduction est habituellement vide le fait d apporter assez d nergie pour y faire passer des porteurs en masse s appelle le claquage et c est un ph nom ne g n ralement destructif e Dans les conducteurs la conductivit diminue avec la temp rature puisque l agitation thermique p nalise le mouvement organis des porteurs libres 16 Chapitre I LES TRANSISTORS MOSFETS e Dans les semi conducteurs le gap assez faible permet des porteurs de passer dans la bande de conduction simplement gr ce leur nergie d agitation thermique ainsi le sem
30. du transistor l tat passant puisque les lectrons du canal peuvent s chapper vers la grille par l interm diaire de l oxyde Ces effets ne sont pas encore critiques pour le bon fonctionnement du transistor m me si les applications basse consommation souffrent de plus en plus de l augmentation continuelle de la puissance dissip e 13 La d pendance exponentielle du courant de grille I avec l paisseur d oxyde fait de la limitation du courant tunnel de grille l un des d fis majeurs des prochaines ann es Parmi les solutions en cours d tude l utilisation d isolants permittivit lev e la place de l oxyde de grille semble la solution la plus prometteuse L oxyde d hafnium HfO2 avec sa permittivit relative de l ordre de 20 son gap relativement grand de l ordre de 5 65eV et enfin sa relative stabilit thermodynamique sur le silicium semble tre un bon candidat pour remplacer l oxyde 61 Chapitre II LES STRUCTURES MOSFET VERTICALES L 3 6 La D pl tion de La Grille L utilisation du polysilicium de grille provoque la d pl tion des porteurs au sein m me du polysilicium en inversion Ce ph nom ne est connu sous le nom de d pl tion du polysilicium de grille Cette d pl tion entra ne la diminution du courant de saturation L et l augmentation effective de l paisseur d oxyde Ceci a pour cons quence directe une diminution du contr le de la grille
31. entre une faible variation de la tension d entr e sur la variation r sultante de la tension en sortie le gain d un amplificateur est presque toujours un param tre petit signal autrement dit un gain dynamique ou diff rentiel Le gain est donn par la pente de la tangente de la caract ristique de transmission statique On voit que le gain est maximal en r gime de saturation dans la zone Il C est donc cette zone qui est utilis e pour r aliser des applicateurs lin aires Il est tr s important de ne pas confondre une amplification lin aire et le r gime lin aire d un transistor il s agit de deux notions d signant deux ph nom nes compl tement diff rents D pres la caract ristique de transmission de l tage c est lorsque le transistor fonctionne en r gime de saturation que l on obtient une amplification lin aire VI 2 Etage source commune avec une charge r sistive R gime dynamique S1 l on applique une tension sinuso dale l entr e de l tage on n obtient pas une sinuso de en sortie En effet d pres la caract ristique d entr e sortie statique c est uniquement lorsque la tension d entr e franchit la tension de seuil que la tension de sortie devient diff rente de Vpp et r agit la variation de la tension d entr e Ainsi non seulement la forme du signal est distordue mais en plus l amplificateur fonctionne dans la zone I o le gain est faible 44 Chapitre I LES TRANSISTORS MOSFETS Et
32. es par no ni exp e Fi KT eq 1 5 po pi exp e Fi KT eq 1 6 Tq eDFi lL Er Eril Les densit de porteurs de charges en un point x sont donn es par n x no expleV x KT eg 1 7 p x po expleV x KT eg L amp V x tant le potentiel en un point x Pour obtenir la densit totale des charges d velopp es dans le SC il faut int gr l quation de poisson d V x dx p x Es eq 1 9 Ou repr sente la constante di lectrique p x est la densit de charges en un point x du SC qui est donn e par p x exof Nd x Na x p x n x eg L 10 21 Chapitre I LES TRANSISTORS MOSFETS Nd x Na x Nd Na n po eg L 11 De sorte que l quation de poisson s crit E x dE x Po exp eV xVKT 1 n exp eV x KT 1 dV x eq T 12 car le champ lectrique E grad V On int gre cette quation a variables s par s depuis la r gion neutre du SC vers la r gion de charges d espace Le champ lectrique E x varie de E 0 dans la r gion neutre une valeur E x non nulle dans la zone de charge d espace Le potentiel V x varie de V 0 dans la r gion neutre une valeur V x non nulle dans la zone de charge d espace A partir du champ en surface on peut calculer la densit totale de charge d velopp es dans le SC Il suffit d utiliser le Th or me de Gauss en prenant comme surfac
33. est une deuxi me grandeur d entr e du transistor i e un deuxi me argument qui d finit la grandeur de sortie 8 Pourquoi on ne choisirait pas la tension drain source comme la grandeur de sortie et le courant Ip comme la deuxi me grandeur d entr e Une des raisons cela est l absence d unicit entre le courant de drain Ip et la tension Vps en r gime de saturation les caract ristiques courant tension Ip Vps id ales sont des droites parall les l axe des tensions ainsi il est impossible de d finir Vps sachant Ip Ainsi en prenant le courant et la tension Vgs comme les grandeurs d entr e il ne serait pas possible de d finir la grandeur de sortie Vps pour un transistor en r gime de saturation En utilisant les valeurs num riques ci dessous Un 580cm V s Cox 1 75 fF m2 W L 10 Vy 1V Dans la figure 1 20 nous affichons un graphique tridimensionnel repr sentant la valeur du courant de drain en fonction des deux tensions du transistor Tous les graphiques et les applications num riques qui seront pr sentes dans ce document sont faits pour un transistor nMOS avec ces param tres 29 Chapitre I LES TRANSISTORS MOSFETS Ip A D ND C0 He CT Figure 1 20 Courant du Drain en fonction des tensions Vas Vos 8 D habitude on caract rise un transistor MOS par deux repr sentations graphiques bidimensionnels qui sont les coupes orthogonales de la surface pr sent e sur la figu
34. for Semiconductor ITRS 2 I 2 Grandeurs Soumises au Scaling 1 2 1 La Longueur du Canal et de la Grille Les petites longueurs de grille ou du canal permettent un passage plus rapide de courant travers le canal et par cons quence la conception de circuits plus rapides La photolithographie est l une des technologies cl s qui nous permettent de relever les d fis du r duire continuellement les fonctionnalit s du dispositif et d am liorer la densit d int gration Photolithographie optique a d pass les limites de r solution d j pr dit plusieurs fois par une combinaison de lentilles am lior e avec ouverture num rique lev e et l utilisation de rayon laser courte longueur d onde Dans 51 Chapitre II LES STRUCTURES MOSFET VERTICALES les processus technologique actuelle une source de lumi re laser de 198 nm de longueur d onde est utilis en conjonction avec des techniques d am lioration dites Phase shift sont actives sur des largeurs d imagerie de l ordre de 100 nm ou moins Les masques phase shift peuvent tre utilis s pour d finir des lignes plus fines avec le m me faisceau laser Cette technique permet aussi de d poser des lignes isolants moins de 30 nm de largeur elle est appliqu e des g om tries arbitraires n cessaire pour la conception des puces VLSI 121 ce qui montre la figure suivante La 30 nm O 21 um Figure II 1 Transistor avec Lg 30 nm Un ph nom ne ap
35. grille r sistive respectivement du c t de la source et du c t du drain Les diff rents caract ristiques exp rimentales vitesse champ lectrique longitudinal de la figure 1131 montre l influence du champ lectrique transversal non seulement faible niveau de vitesse mais ainsi dans la r gion ou les caract ristique saturent les vitesse limites augmentent quand le champ transversal diminue Par la suite nous utiliserons une relation analytique qui prendra en compte d une part l effet de r duction de mobilit en fonction du champ transversal a faible tension drain source et d autre part la variation de vitesse limite avec le champ transversal lorsque le champ longitudinal sera sup rieur au champ critique IIL 4 1 D finition La d termination de l expression du courant qui circule entre la source et le drain suit un mode op ratoire classique qui consiste en trois tapes R solution l quation de neutralit dans la structure MOS D termination du nombre total des porteurs minoritaires dans une tranche du canal Int gration de la charge et quation de courant Par rapport au transistor MOS classique les ph nom nes prendre en compte en toute rigueur dans le cas du canal du VMOS sont Le non uniformit du dopage dans la direction source drain la figure 11 32 a repr sent la coupe sch matique d un l ment du VMOS le profil de dopage dans la direction Oy est impos par les ta
36. instructions signifient que les r gions 1 et 2 sont uniform ment dop e de type n a une concentrationde 1e20 cm3 IIL 3 2 Sp cification du model et mat riaux IIL 3 2 1 D finition des mat riaux Dans un programme SILVACO il est obligatoire de sp cifier le mat riau utilis pour chaque r gion de la structure Cette tape doit tre faite au m me temps que l tape de d finition des r gions ceci est faisable en utilisant la commande material Si Ge SiO2 Polysilisium ajout e la fin de l instruction de d finition de la r gion 3 2 2 D finition du model Le simulateur Atlas utilise cinq mod le diff rents le Model YAMAGUTCHI le Model WATT Le Model TASCH SHIRAHATA et le Model CVT Pour obtenir un r sultat plus Pr cis lors d une simulation MOSFET il est tr s important de prendre en consid ration les effets associ s l inversion des couches de population ainsi la mobilit des porteurs qui d pond de champ lectrique le dopage et la temp rature Parmi les cinq mod les le model CVT est le plus ad quat pour simuler une structure MOSFET verticale du fait que le champ lectrique a deux composantes parall le et perpendiculaire par rapport au plan de l interface S1 S10 Ce mod le est d fini l aide de l instruction Model cvtsrhprint 113 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL L instruction cvtsrhprint d finie le mod le et sert l ex cution temporel
37. la r duction de la taille des motifs se heurtent au probl me du goulot d tranglement form par les zones de charge d espace s tendant entre les zones P adjacentes Ce pincement parasite appel galement pincement JFET r sulte de la chute de tension interne li e au passage vertical du courant et induit un effet r sistif de pincement RJFET ce qui limite le Ron du transistor VMOSFET Cette structure se caract rise par une configuration verticale La simplicit de ces transistors provient dans les proc d s de fabrications qui sont plus simples et n cessite moins d tapes technologiques Ce type de composants pr sente deux avantages la r sistance l tat passant Ron est diminu e gr ce l limination de la composante RJFET Un avantage essentiel de ce type de transistors sont li s tout d abord la simplicit des contr le des dimensions g om triques lors sa fabrication Ainsi que la densit d int gration est augment e de fa on sensible car la grille ainsi enterr e occupe moins de place Cette forme de structure permet la r alisation en mode sym trique d un transistor MOSFET double grille DGMOSFET figure Il 29 b Ce qui double l intensit du courant tout en diminuant la surface utile de la puce par rapport une structure plane Ce transistor est g n ralement command par une faible tension de grille il fonctionne en mode enrichi et pr sente une grande v
38. les l ments non lin aires par leurs sch mas quivalents petit signal figure 1 31 c Les param tres du sch ma quivalent petit signal sont calcul s au point de fonctionnement d fini pr c demment Il est facile de voir que la tension petit signal de sortie vaut Vour R fr0 8m Vin eq 1 55 Le Gain en tension Av egale Av R T 0 8m eq 1 56 G n ralement r la r sistance de sortie du transistor en r gime de saturation est de l ordre de dizaine ou de centaines de kilo ohms Puisque R 10 R r R dans ce cas on peut n gliger r et consid rer que le transistor se comporte comme une source de courant id al Sachant que gm W L Un Cox Ves Vm et la composante DC de la tension d entr e Vgs 4 5v On g 0 35 Q Puisque R 10 le gain en tension vaut approximativement 3 5 Cette valeur est proche de celle que l on a estim e partir des graphiques Il faut garder l esprit que ce calcul est approximatif puisqu il est bas sur la mod lisation lin aire d un l ment qui est en r alit non lin aire Ce calcul est d autant plus pr cis que l amplitude du signal d entr e est faible Pour calculer analytiquement le point de fonctionnement et l amplitude maximale de la tension d entr e il faut d terminer la plage des tensions d entr e pour lesquelles le transistor reste en r gime de saturation On sait que le transistor se trouve dans la zone de saturation partir de Vos Vm c es
39. o oo eq I1 14 La tension de pincement prise egale a la tension de drain telle que dIp dVp 0 est 88 Chapitre II LES STRUCTURES MOSFET VERTICALES Vp LE 1 1 2V6 LEol eq il 15 En rempla ant Vp par cette tension de pincement le courant drain en r gime satur s exprime par Ip uo Z Cox Eo 2Vo LEo Vc LEo 1 2VLEo 1 2Vc LEo a eq 11 16 Ip uo Z Cox Eo Vo Vp esnan eq Il 17 La transconductance en r gime satur devient Sm dlp d Vo uo Z Cox Eo 1 2 VGLEo 2VGLEo 1 2VGLEo ou eg IL I18 La pente l origine de la courbe g V amp obtenue par cette expression est gale uo Z L Cox et la limite th orique de la transconductance pour une tension de grille tendant vers l infini est gale Bras Z Cox Vsat naiean eq lI 19 avec Vsat uo Eo eq Il 20 Dans le cas d un transistor NMOS B 2 L quation diff rentielle est aussi a variables s parables et apr s int gration la relation suivante est obtenue LE 12 Ve Vn La Ve Vo 11 Vola Ve 11 1 a log Vc Vp a2 Vs Vp 1 1 a log aVetfac 117 a eq I1 21 Avec a uo Eo Z Cox p Cette expression ne peut tre r solue analytiquement mais num riquement Un programme de recherche dichotomique de solutions conduit d terminer dans un premier temps Ip f Vp pour diff rentes valeurs de la tension de grille puis la val
40. pace que le circuit ne pr sente pas d erreur ni de fautes d tectables dans un test de courant IL 2 4 Evolution de la Technologie CMOS et la loi de Moore Le d veloppement de la micro lectronique depuis ces 30 derni res ann es est v ritablement spectaculaire Ce succ s r sulte en grande partie d un savoir faire et une maitrise technologique et de plus en plus pouss s de l l ment fondamental de la micro lectronique le silicium le transistor mos est la fois le principal acteur et le vecteur de cette volution technologique Il est la base de conception des circuits int gr s a tr s large et ultra large chelle d int gration VLSI et ULSI et a men la technologie CMOS au rang incontest de technologie dominante de l industrie des semi conducteurs Au fil des ann es la complexit des circuits int gr s a augment de fa on continu gr ce aux performances accrues de nouvelles g n rations de transistors MOSFETs La r duction constante des dimensions de ces composant est le moteur de cette course la performance en fait c est cette volont de toujours r duire la taille des transistors qui a entrain l industrie du semi conducteur se surpasser et se projeter en permanence dans le futur En 1973 GORDON MOORE l un des co fondateurs d INTEL avait remarquer que le nombre de transistors int gr s sur la m me puce doublait tous les 18 mois cette observation l avait alors conduit a pr
41. re g n rale les effets canaux courts notes SCE Short Channel Effects constituent tous des effets parasites qui ont une influence sur les caract ristiques du MOSFET tels que la tension de seuil V4 Deux effets parasites sont pr dominants lorsque l on atteint des dimensions tr s faibles le partage de charge CSE Charge Sharing ou Roll off et le DIBL Drain Induced Barrier Lowering 101 53 Chapitre II LES STRUCTURES MOSFET VERTICALES L 3 1 1 DIBL Drain Induced Barrier Lowering Le ph nom ne de DIBL ou abaissement de la barri re de potentiel du drain concerne le potentiel de surface il est pris en compte lorsque le transistor fonctionne en r gime sous seuil ou faible inversion en effet la distribution du potentiel de surface dans le canal d pond a la fois du champ transversal qui est contr l par la tension de la grille et le champ longitudinal qui contr l par la tension du drain Quand la tension de drain augmente la couche de d pl tion s tend de plus en plus dans le canal vers la source il se produit alors un abaissement de la barri re source canal figure IL 2 a L abaissement de la barri re la source permet l injection d lectrons dans le canal en surface et ceci ind pendamment de la tension de grille La grille perd donc le contr le du courant de drain sous le seuil Cet effet est d autant plus marqu lorsque la tension de drain augmente et lorsque la longueur de canal diminue figur
42. 1 Cper Cox eff eq 1 26 En r gime sous le seuil le courant progresse de mani re exponentielle avec la tension Vgs Ainsi en consid rant la caract ristique Ip Vg repr sent e en chelle logarithmique nous d finissons un param tre lectrique cl en faible inversion savoir la pente sous le seuil SS SS pour Subthreshold Swing qui correspond l inverse de la pente de la caract ristique SS s exprime alors appel S donn e par SS 1 Coer Coxef KT q In10 eq 1 27 26 Chapitre I LES TRANSISTORS MOSFETS Dans le cas id al o Cprp est n gligeable devant Cox la valeur de SS approche de la valeur th orique minimale de 60mV dec 300K Le contr le de la valeur de la pente sous le seuil est primordial pour la d finition d un param tre essentiel du MOSFET le courant de fuite du transistor ou Torr Du fait de cette limite 60mV dec le courant Torr Va tre galement fortement d pendant de la valeur de la tension de seuil Vy IIL 6 2 Ip En r gime forte inversion Au dessus de la tension de seuil le transistor devient passant Selon l amplitude de la polarisation de drain Vps on distingue deux r gimes de fonctionnement A faible Vps l inversion forte est r alis e tout le long de la grille et le canal se comporte comme une r sistance c est le r gime lin aire ou r gime ohmique Ip Leg Cox a W L Vos Vrn Vpg2 Vps aveg L26 Pour des valeurs de Vp lt 100m ID
43. 5 Le maximum de la densit de porteurs se situe alors au milieu du film et non plus aux interfaces La mobilit des porteurs positifs en est am lior e puisqu ils subissent moins de collision avec la rugosit de surface De plus la configuration grilles connect es la m me polarisation transistor DG conventionnel permet d annuler le champ lectrique transverse dans le canal distribution sym trique du potentiel dans la direction y et le ph nom ne de collision des porteurs avec les phonons acoustiques fortement d pendant du champ lectrique s en trouve r duit L effet de confinement quantique n est cependant pas positif tous les niveaux car d une part la charge d inversion est r duite ce qui provoque une d gradation des param tres sous le seuil tension de seuil et pente sous le seuil et d autre part sa mod lisation s av re compliqu e pour d crire de fa on simple mais pr cise le fonctionnement g n ral des transistors Double Grille Finalement au vu de l excellent contr le des effets lectrostatiques cette architecture peut tre envisag e avec un canal de conduction tr s peu dop voire intrins que afin de r duire les probl mes li s la fluctuation de dopants et d am liorer consid rablement les conditions de transport dans le canal de conduction diminution voire suppression des collisions avec les dopants En 71 Chapitre II LES STRUCTURES MOSFET VERTICALES effet plus long terme ce
44. 55 E MV cm Figure IL 12 d gradation de la mobilit dans les dispositifs utilisant le dioxyde d Hafnium HFO par rapport au SiO2 24 I 4 4 La Technologie SOI C est une abr viation de l anglais Silicon On Insulator SOI qui veut dire silicium sur isolant c est une nouvelle technologie qui utilise un type de substrat contenant une couche d oxyde C est une alternative prometteuse au silicium dans la r alisation de transistor micro ondes En effet malgr son co t 66 Chapitre II LES STRUCTURES MOSFET VERTICALES de d veloppement lev par rapport aux technologies sur substrat massif classiques le gain en performance est valu entre 20 et 35 Les fr quences de coupure sont sup rieures 150 GHz pour la technologie 0 13um Avec l utilisation de substrats fortement r sistif les pertes sont diminu es et les performances accrues notamment au niveau du bruit micro onde La technologie SOI compte plusieurs proc d s industriels qui ont t d velopp s pour r aliser un film de silicium sur une couche isolante Le plus ancien est le SOS ou Silicon On Sapphire Depuis les ann es 1980 d autres techniques ont t mises au point et sont devenues des standards industriels Les deux principaux proc d s sont le SIMOX et le BSOI dont une technique d riv e est le Smart Cut L 4 4 1 SOI Enti rement et Partiellement D pl t Toujours l oppos du transistor MOS bulk o le ca
45. E MOS Figure 1 8 MOS appauvrissement et MOS enrichissement 13 Chapitre I LES TRANSISTORS MOSFETS On constate que les jonctions du dispositif sont soit polaris es en inverse jonction bulk drain soit non polaris es jonction source bulk Les courants qui traversent ces jonctions sont tr s faibles Le courant de drain est uniquement d la conduction dans le canal Il est contr l par la tension de grille Dans le MOS enrichissement il n y a plus de zone dop e servant de canal de conduction Les trous du mat riau de base ne peuvent donner lieu un courant puisque les deux jonctions source bulk et bulk drain sont respectivement non polaris e et polaris e en inverse Seuls les lectrons peuvent cr er un courant dans ce type de dispositif Quand une tension nulle est appliqu e sur la grille les lectrons ne sont pas inject s dans le semi conducteur et aucun courant ne circule de la source vers le drain Quand une tension positive est appliqu e sur la grille elle attire des lectrons fournis par la source et le drain et un courant peut alors s tablir Les transistors MOS appauvrissement ont t progressivement abandonn s laissant la place aux transistors enrichissement qui se sont impos s dans l industrie micro lectronique La fabrication est en effet plus simple De plus ce genre de transistors constitue des circuits consommant tr s peu ce qui a donn lieu la technologie CMOS avec l
46. On conclut donc que la longueur de grille affecte la valeur de la transconductance qui est un param tre tr s important En diminuant plus qu il ne faut cette grandeur la grille risquerait de perdre le contr le sur le canal De ce fait 1l est important de ne pas r duire la longueur de la grille al atoirement IIL S 3 Influence de la variation de l paisseur de l oxyde tox L augmentation de la densit de capacit de l oxyde de grille a t obtenue jusqu ces derni res ann es en r duisant son paisseur Ceci t possible gr ce l utilisation de la silice SiO2 amorphe mat riau de grande qualit aux propri t s lectriques excellentes En effet la silice poss de une importante largeur de bande interdite 9 eV et un grand d calage de bande de conduction et de valence avec le silicium respectivement 3 5 eV et 4 4 eV Il est possible de la faire croitre sur le silicium par oxydation thermique avec un excellent control de son paisseur et son uniformit Afin de montrer l effet de l paisseur de l oxyde sur la valeur de courant du drain Ipet la tension de seuil nous avons fait varier cette paisseur de l oxyde afin d examiner l effet de cette variation sur le courant du drain du transistor ainsi que sur sa tension de seuil Les r sultats de simulation que nous avons obtenus pour trois valeurs de l paisseur de l oxyde sont celles des figures qui suivent 127 Chapitre III SIMULATION D
47. R publique Alg rienne D mocratique Populaire Minist re de l enseignement sup rieur et de la recherche scientifique Universit Abou Bekr Belka d Tlemcen va 0 Facult de Technologie D partement de G nie Electrique et Electronique MEMOIRE DE MAGISTER EN MICROELECTRONIQUE Pr sent par Mr KEBIB ABDELAZZIZ Surde Th me Etude et simulations d untransistor MOS vertical Date de soutenance janvier 2013 devant le jury Mr F T BENDIMERAD Professeur l universit de Tlemcen Pr sident Mre A GUEN BOUAZZA Ma tre de conf rences l universit de Tlemcen Directeur de m moire Mr A HAMDOUNE Ma tre de conf rences l universit de Tlemcen Examinateur Mr B BOUAZZA Ma tre de conf rences l universit de Tlemcen Examinateur Remerciements Je tiens tout d abord remercier DIEU le tout puissant et mis ricordieux qui m a donn la force et la patience d accomplir ce Modeste travail En second lieu je tiens remercier mon encadreur Madame BOUAZZA n e Guen Ahlam Maitre de conf rence l universit Abou Bekr Belkaid pour ses pr cieux conseils l orientation la confiance et la patience qui ont constitu un apport consid rable sans lesquels ce travail n aurait pas pu tre men au bon port Qu il trouve dans ce travail un hommage vivant sa haute personnalit Mes vifs remerciements vont galement aux membres du jury pour l int r t qu ils ont port ma recherch
48. RSITE DE LIMOGES 28 Jean marie GALIERE J r me BOCH Mise en uvre de la simulation Mixte lectrique TCAD pour d cloisonner l enseignement de la micro lectronique Pole CEM de Montpelier 29 30 31 32 33 34 35 SHAOBO Men Simulation of 0 35 CMOS Process and devices use SILVACO TCAD tools SILVACO SINGAPORE KAGHOUCHE Bessem Etude par TCAD SILVACO d une structure MOS pour la r alisation de capteurs ISFET en variant les param tres technologique et lectriques NEO KOK Peng Simulation of Vertical Channel MOSFET university of Queensland AUSTRALIA S M Sze National Chiao tung University Hsinchu TAIWAN and Kwok K Ng Central laboratory of proMOS Technologies TAIWAN San Jose CALIFORNIA PHYSICS OF SEMICONDUCTOR DEVICES Jean Pierre Colinge California State University Cynthia A colinge University of California Davis PHYSICS OF SEMICONDUCTOR DEVICES Mlle LARIBI Asma Universit de Tlemcen Etude des performances d une structure MOS Nanom trique m moire de magister Mr BOUDELIA Kamel Universit de Tlemcen Etude des performances d une structure MOS Nanom trique application au Transistor MOSFET double grille a canal vertical m moire de magister R sum L volution de la technologie CMOS actuelle a pour but de concevoir des Transistors et par cons quence des circuits int gr s dans les chelles submicronique Cette r duction
49. SFET A CANAL VERTICAL ATLAS OVERLAY Data from multiple files XX Drain Current A MH 0003 1 verticale_1 log gt e verticale _2 log PE verticale _3 log verticale_440g 0002 000 D De 0 0 5 1 15 2 25 3 Figure IL 15 Caract ristiques de sortie du MOSFET verticale simul Cette caract ristique de transfert nous permet de d terminer la tension de seuil du transistor qui correspond la tension de grille partir de laquelle notre transistor devient passant Notons que notre transistor est un transistor enrichissement de canal En examinant la caract ristique de sortie nous pouvons ais ment identifier les diff rentes zones de fonctionnement du transistor a savoir la zone ou le transistor est bloqu et qui correspond la zone ou le transistor est polaris avec une tension inf rieure sa tension de seuil la zone ohmique et la zone satur ou le transistor se comporte comme une source de courant IIL 5 1 Effet de la variation des parametres de notre structure sur son courant de drain Afin d examiner les effets de la variation de certains param tres de notre structure tel que la concentration de la zone du canal Na la longueur de la grille LG et l paisseur de l oxyde de grille tox sur son courant de drain nous avons pu effectuer diff rentes simulations ou nous avons pu faire varier chaque fois les grandeurs d un param tres
50. THENA Data from anoxex03 str Figure II 3 Exemple de simulation en 2D de l tape d oxydation sous ATHENA IL 2 2 5 Le logiciel ATLAS Le logiciel de simulation ATLAS est un simulateur de mod lisation Bidimensionnelle de composants capable de pr dire les caract ristiques lectriques de la plupart des composants semi conducteurs en r gime continu transitoire ou fr quentiel En plus du comportement lectrique externe il fournit des informations sur la distribution interne de variables telles que les lignes de courant le champ lectrique ou le potentiel Ceci est r alis en r solvant num riquement l quation de Poisson et les quations de continuit des lectrons et des trous deux dimensions en un nombre fini de points 106 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL formant le maillage de la structure d fini par l utilisateur ou par le programme Ce simulateur est compos de deux parties e une partie traitement num rique m thode d int gration de discr tisation e une partie form e des mod les physiques des composants semi conducteurs les plus courants mod les de recombinaison Shockley Read Hall d ionisation par impact Pearson et Monte Carlo ainsi que les mod les de mobilit et les statistiques de Fermi Dirac et Boltzmann ATLAS Data from MOSFET log X X Drain Current A 0 0025 0 002 0 0015 0 001 0 0005
51. V Fig IL25 Caract ristiques Ip Vgs pour diff rentes valeurs de Np ATLAS OYERLAY Data from multiple files om1 0m2 0m1 Ours 5 pr gm pour ND 8e18 cm3 gm pour MD 4e19 cm3 sure A pour KD e1 gicm3 oom oc 04 o D 4 08 12 15 Gate Voltage V Figure III 26 Variation de la transconductance avec la variation de Np 134 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS OYERLAY Data from multiple files 0 0035 x Drain Current 4 z 0 003 0 0025 0 002 G teSe15 log ate4e19log 0 0015 FF Gate8e19 log 0 001 0 0005 0 0 5 1 15 2 2 5 a Drain Int Voltage V Figure IIL 27 Caract ristiques Ip Vps pour diff rentes valeurs de Np II 6 Les Effets des canaux courts Dans Le Mosfet Vertical Notion de DIBL Rappelons que la r duction de la longueur de canal est associ e des effets parasites appel s effets de canaux courts ou SCE Short Channel Effects entrainant une perte de contr le lectrostatique de la grille sur le canal Deux ph nom nes en sont principalement responsable le partage de charge CSE Charge sharing effects et la diminution de la barri re de potentiel du canal par polarisation du drain DIBL Drain Induced Barrier lowering nous nous int ressons dans ce qui suit l effet DIBL IIL 6 1 L effet de polarisation du drain DIBL L effet DIBL va galement modifier la r partition du pote
52. age d amplification non polaris en r gime sinuso dale Ups V S E E N E P E O EE a E A temps s Figure 1 30 Amplificateur avec une tension d entr e sinuso dale sans polarisation 10 On observe un r gime non lin aire L amplificateur fonctionne en zone I Pour profiter de la zone II il est n cessaire que la tension d entr e reste dans la plage correspondant cette zone Pour ramener le transistor dans la zone II on superpose la tension sinuso dale Vin une tension continue Vino de sorte ce qu au repos i e lorsque le signal Vin est nul le transistor se trouve au milieu de la zone II Ainsi on d finit le point de travail au milieu de la zone II D pres le graphique de la caract ristique de transmission c est peu pr s le point 4 5 V 8 7 V L excursion de la tension sinuso dale doit tre telle que le transistor ne sorte pas de la zone II i e son amplitude doit tre au maximum gale la moiti de l tendue de la zone i e peu pr s 1 2 V En r alisant un circuit avec ces param tres nous obtenons un fonctionnement pr sent sur la figure 1 32 On voit que la tension de sortie retrace fid lement une sinuso de avec n anmoins de l g res distorsions Celles ci sont dues la non lin arit r siduelle de la zone I o la caract ristique est proche mais pas identique _a une droite On remarque que l amplitude de la tension de sortie est 4 fois plus gr
53. ain et extension de source drain La r alisation de ces profils de dopage complexes dopage r trograde halos et poches dans des dispositifs de plus en plus petits se r v le Technologiquement de plus en plus difficile notamment si l on d sire une parfaite reproductibilit d un transistor l autre afin d viter la dispersion des caract ristiques 1 4 2 M tal Pour l Empilement de Grille L utilisation du poly silicium de grille provoque la d pl tion des porteurs au sein du poly silicium en r gime d inversion Ainsi les porteurs dans la grille sont repouss s de l interface grille oxyde Il se cr e donc une capacit parasite due a la poly d pl tion de la grille qui diminue la capacit totale de la structure MOS et la rapidit des dispositifs L int gration d une grille m tallique vite le probl me et elle poss de un travail de sortie Du proche du milieu du gap de silicium dit mid gap il sert d ajuster le Vr galement la grille m tallique pr sente aussi une meilleure compatibilit avec les di lectriques high k que le poly silicium L 4 3 Les Isolants de Permittivit lev e high k Pour des paisseurs d oxyde inf rieures 2nm la couche d oxyde devient suffisamment fine pour permettre le passage des porteurs par effet tunnel direct Cet effet d origine quantique modifie les caract ristiques lectriques du transistor MOSFET En particulier l apparition d un courant
54. al sans la lithographie Dans ce chapitre nous allons tudier cette nouvelle structure de transistor a conduction verticale qui se diff re de la structure planaire de nombreuses approches ont t utilis es pour construire ces dispositifs mais toutes verticales MOSFET ont manqu au moins un des l ments essentiels suivants les caract ristiques du transistor planaire de pointe Oxyde de grille de haute qualit contr le de la longueur du canal et basses capacit s parasites Ces structures sont les fruits de l ensemble des efforts consacr s pour la conception des transistors MOSFETs submicroniques I LA REDUCTION D ECHELLE ET LES EFFETS ASSOCIES L1 ENJEUX ET DILEMMES REGISSANT L EVOLUTION DES PERFORMANCES DES MOSFET L volution de la technologie actuelle est li la conception des transistor dans les meilleurs chelles possibles ceci est d aux exigences du march rapidit faible dissipation d nergie et grande densit d int gration la taille des transistors a t r duite et atteint actuellement et m me moins d un microm tre gr ce aux nouveaux processus de fabrication notons la lithographie qui permet d imprimer des grilles a des dimension extr mement petites ainsi des isolants parfaits m me en telles dimensions Actuellement les processeurs de hautes performances sont menus de 50 Chapitre II LES STRUCTURES MOSFET VERTICALES transistors des longueurs de grille moins de 100 nanom tre
55. ande que l amplitude de la sinuso de d entr e Ainsi le gain en tension de cet amplificateur vaut 4 45 Chapitre I LES TRANSISTORS MOSFETS Mon R R O V ou V oui Ip y O O 2D y tD Y DL E I r in0 MAn j Vinl TZ dA T Vin x Savan TA re Vin c o Fam a b c Figure 1 31 Etage source commune en r gime dynamique a sch ma de l tage b toutes les sources continues ind pendantes sont annul es premi re tape de la synth se du sch ma petit signal c les l ments non lin aires sont remplac s par leurs mod les quivalents petit signal 10 Etage d amplification polaris en r gime sinuso dale temps s Figure 1 32 Amplificateur avec une tension d entr e sinuso dale polaris e pour fonctionner en zone lin aire r gime de saturation du transistor 10 On observe une amplification de la tension d entr e La forme d onde est l g rement distordue ce qui est du une faible non lin arit de la zone II Pour calculer le gain sans passer par la repr sentation graphique il est n cessaire d utiliser le sch ma petit signal du transistor Pour obtenir le sch ma quivalent petit signal d un circuit donn les d marches suivre sont les suivantes 46 Chapitre I LES TRANSISTORS MOSFETS 1 On teint toutes les sources continues ind pendantes figure 1 31 b 2 On remplace tous
56. apitre III SIMULATION D UN MOSFET A CANAL VERTICAL La Figure II 9 montre la coupe transversale d une des structures d velopp es au cours des simulations 2 D 01 02 Microns 03 o t 0o05 01 ATLAS Data from kebib str 0 15 02 02 03 Microns Figure IIL 9 Structure MOSFET Verticale canal unique r alis e avec le simulateur Atlas 2D Microns 0 1 02 0 3 0 4 01 0 2 ATLAS Data from kebib 1 str 0 3 0 4 0 5 0 6 Microns 120 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Figure IL 10 Structure MOSFET Verticale deux canaux r alis e avec le simulateur Atlas 2D Les r gions en couleur violette correspondent aux lectrodes i e la source le drain et les deux grilles les r gions en couleur bleu correspondent aux couches d oxyde et finalement la r gion en jaune repr sente le film de silicium ATLAS Data from kebib str 1 02 Microns 03 D o oo 0 1 0 15 02 025 03 Microns Figure II 11 Structure n MOSFET Verticale a canal unique avec Electrodes la concentration en inpurt es ou dopage pour les differentes regions de la structure est pr sent sur la figure II 12 121 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS Data from kebib str 1 02 Microns 03 D o 0o 0 1 0 15 02 02 03 Microns Figure II 12 Structure n MOSFET Verticale
57. apparait comme une casse t te de plus en plus difficile r aliser un compromis complexe entre la physique la technologie et la rentabilit concentre ainsi toute l attention des ing nieurs et des chercheurs Des param tres et des contraintes souvent contradictoires telle que la performance la consommation et la fiabilit sont prendre en compte pour r sumer disant que le jeu consiste augmenter les performances en diminuant les dimension sans trop augmenter la puissance dissip e l tat du transistor Parier sur une croissance du rythme de la loi de Moore pour la d cennie venir rel ve d un d fi ambitieux de plus les architectures devenant tr s complexes La conception la fabrication et la v rification voient leurs couts croitre exponentiellement Il est actuellement admis que la loi de Moore sera encore valide d ici 10 ou 12 ans c est dire 3 ou 4 g n ration de microprocesseur En effet les projection industrielles pour le d veloppement 11 Chapitre I LES TRANSISTORS MOSFETS de la technologie MOS sugg rent que cette derni re est proche des limites fondamentale physique HT PRINCIPE DE FONCTIONNEMENTDES TRANSISTORS MOSFETs II 1 Effet de champ et la capacit MOS L effet de champ est le principe sur lequel repose le fonctionnement d un transistor MOSFET Une densit de charge est modul de fa on lectrostatique et se mobilise le long du canal ce mouvement est provoqu par un cham
58. aquelle on r alise aujourd hui la majorit des circuits int gr s Les dispositifs canal n ne sont pas les seuls tre fabriqu s Des dispositifs quivalents peuvent tre r alis s en jouant sur la conduction des trous Le canal est alors de type p Une tension n gative de grille est dans ce cas appliqu e pour enrichir le canal Ces deux types de transistors enrichissement MOS canal n et MOS canal p sont les deux briques de base de la technologie CMOS II 3 Regimes de Fonctionnement des Transistors MOSFETs X tudions maintenant le fonctionnement du transistor enrichissement du canal La Figure qui suit reprend le fonctionnement du MOSFET enrichissement et explique comment la conduction varie avec les tensions appliqu es 14 Chapitre I LES TRANSISTORS MOSFETS ov 1V 2V ov 2v 2V QE ae re Source gy Drain ov ov MOSFET non conducteur MOSFET conducteur MOSFET satur Figure 1 9 Modes de Fonctionnement du MOS enrichissement Au d part une tension nulle est appliqu e sur la grille et le drain est polaris positivement Aucun lectron n est confin l interface entre le semi conducteur et l isolant De ce fait Le MOSFET est non conducteur Il n y a donc aucun courant qui circule dans le transistor Quand une tension positive est appliqu e sur la grille une couche d inversion se forme et on passe du r gime de faible inversion au r gime de forte inve
59. arisation du drain En effet pour les nouvelles g n rations de transistors une paisseur du di lectrique avoisinant le nanom tre soul ve bien des difficult s Un ph nom ne qui y est associ c est les courants de fuite Iorr de la grille 136 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL croissants avec la r duction de l paisseur du di lectrique qui vont tre probl matiques En effet le courant travers l oxyde n est plus n gligeable Dans notre structure le courant de fuite Ir et faible Vps peut tre domin par le m canisme de g n ration recombinaison dans la zone de d pl tion de la jonction canal drain en polarisation inverse 137 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL CONCLUSION GENERALE Notre travail a consist faire l tude d une structure MOSFET conduction verticale partir d une analyse bidimensionnelle sous environnement SILVACO TCAD Cette tude nous a t b n fique car elle nous a permis e connaitre diff rentes architecture innovantes des transistors MOSFET tel que les transistors conduction planaire type DGFET planaire des structures conduction lat rale tels que les FINFETS et des transistors conduction verticale Nous avons alors pu nous rendre compte qu il existait plusieurs configurations possibles de transistors MOSFETS verticales Nous nous sommes inspir s pour notre tude d une structure que nous avons retrouv
60. ation analytiquement sur intervalles de r gime lin aire et de saturation puisque les quations d crivant le transistor sont relativement simples N anmoins il est plus simple et plus instructif de r soudre cette quation graphiquement On utilise la m thode graphique Tra ons les caract ristiques courant tension des deux dip les figure 1 28 avec les conventions pour les courants et les tensions telles que l D V V2 I I ar UO O ba l I pas nel ILs a n rattur Parallele Serie Figure 1 28 Repr sentation de la sortie de l tage par deux dip les raccord s en parall le et en s rie 7 11 42 Chapitre I LES TRANSISTORS MOSFETS La caract ristique courant tension du dip le de sortie du transistor varie selon la tension Vgs ainsi il convient de tracer une famille de caract ristiques figure 1 28 La caract ristique courant tension du dip le charge R source d alimentation Vpp est une droite pente n gative qui croise les axes aux points correspondant au r gime de court circuit V2 0 I2 I2max V L R et de circuit ouvert V2 V2max Vpn 2 0 Dans la mesure o les tensions et les courants des deux dip les sont les m mes cette droite d finit le lieu des points correspondant aux tats possibles du transistor On l appelle lt droite de charge gt Pour un Vgs donn e l tat du transistor est donn par le point d intersectio
61. autre part Mais il est impossible exp rimentalement de ne mesurer que l une ou l autre des parties intrins que et extrins que Ainsi pour extraire l extrins que on se place dans des conditions de polarisation et de fr quence o la partie intrins que est connue Figure 1 26 Sch ma quivalent du MOS utilis pour l extraction des l ments parasites Le sch ma en dessus permet de d terminer l ordre dans lequel on va extraire les parasites en pluchant les diff rentes couches de parasites autour de la partie intrins que V 1 Capacit grille drain extrins que Copext Cette capacit regroupe e la capacit m tallique entre les contacts et les vias de drain et de grille e la capacit m tallique entre les contacts et les vias de drain d une part et le polysilicium de grille d autre part d pendante de la longueur de grille e la capacit de recouvrement du polysilicium de grille sur l extension LDD de drain d pendante de la polarisation L extraction est faite pour Vgs 0 dans ce cas C ain 0 On se place de plus en basse fr quence ce qui permet de s affranchir d une part des effets dus la nature distribu e du MOS et d autre part d un effet de couplage par le substrat 38 Chapitre I LES TRANSISTORS MOSFETS qui introduit en haute fr quence une augmentation apparente de la capacit observ e Le mod le utilis tient compte de la d pendance en l
62. cesses including photolithography has given rise to new architectures for MOSFETS with a vertical orientation of the channel This process has among other things a better control of these short channel effects Our work has allowed us to study theoretical and to simulate a vertical channel MOSFET This work has been performed using ATLAS SILVACO TCAD software and allowed us to examine the electrical characteristics of a such structure for which we were able to examine some parameters variation effects on these electrical characteristics Key words MOSFET vertical n channel MOSFET SILVACO TCAD ATLAS gail 1 5325 Y olia Aer Ci all AUS sinll gl Qi aag iadi CMOS balss o a 5 Sn De G dual ile deug sul Jab GISI La dll pas As UNI CLS je pes G adili Vis co CLS jall oda Lolo Ligues oll LGV 3 pull cul gif olly cc pes SLR Bas aiil y Le Gi YI MOSFET paal Ha ia Jdi seli mau Lil je shl ph pill As Ca ay Le Lala 3 a ASINI delall glasa g Ainali halasi yeb ol AY od Jid JASI Saill Ce GLi il l ils y A gae si 53 gia ilill ya gaa Sy jai QI h ai loge sii MOSFET sin il il ALLE a Gai hall ia mai ATLAS gai ua Yl SILVACO TCAD Hlad gali y Jhai ipa gae Uii Hiu ga giu 33 VMOSFET Nas Np Ge dS DSi iais to Jal dhang Lg inadi l oE yal halpis palaai yan ai ll LE A Vry l 55 In adl ji le ail aag n pye i AL gaal ju il MOSFET Had gaal pull Agati alas ATLAS SILVACO TCAD Stadl aliy n MOSFET
63. cette d pendance en fr quence RP Red TT Ce 2 Conal Cod ea Cette formule donne une bonne approximation de la r sistance due au polysilicium la valeur 2 3 tant empirique Le mod le utilis tient compte des d pendances respectives des diff rentes contributions 40 Chapitre I LES TRANSISTORS MOSFETS V 4 Capacit drain substrat extrins que Cpsext Cette capacit regroupe e la capacit m tallique entre les contacts et les vias de drain et de substrat e la capacit m tallique entre les contacts et les vias de drain et de source la structure est en source commune qui pr sente une d pendance en longueur de grille e la capacit de jonction drain substrat qui pr sente une d pendance en polarisation De m me que pour Con l extraction est faite pour Vgs 0 ou l on a Cipin Cpsin 0 et basse fr quence Le mod le utilis tient compte de la d pendance en L et en Vp Des r sultats exp rimentaux ont montr que la fr mesur e est bien plus faible que la fr corrig e des effets parasites le rapport de ces deux grandeurs varie comme l inverse du rapport des capacit s de grille mesur e et corrig e Le rapport des fr est maximal en inversion mod r e l o le MOS est le plus fr quemment utilis dans les applications RF notamment en amplification Cette tude montre que la prise en compte des l ments parasites est un aspect primordial de la mod lisation RF du transistor MOS Les r sultats met
64. d chelle a concern videment les dimensions de la zone active du Transistor MOSFET La miniaturisation s accompagne ind niablement d effets ind sirables appel s effets canaux courts SCE qui viennent s ajouter la difficult de la r alisation de ces dispositifs de petites dimensions L apparition des nouveaux proc d s de fabrication notamment la photolithographie a donn naissance de nouvelles architectures pour les transistors MOSFETS avec une orientation verticale du canal Ce proc d a permis entre autre un meilleur contr le des effets canaux courts Le travail effectu dans ce m moire nous a permis une tude th orique et de simulation un transistor MOSFET canal vertical Ce travail fut r alis par le biais du simulateur SILVACO TCAD et nous a permis d examiner les caract ristiques lectriques d une telle structure pour laquelle nous avons pu examiner les effets de la variation de certains de ses param tres sur ses caract ristiques lectriques Mots cl s Transistor MOSFET n MOSFET canal vertical SILVACO TCAD ATLAS Abstract The evolution of actual CMOS technology aims to design transistors and therefore integrated circuits in submicron scales This reduction of scale has concerned the size of the active region of the MOSFET Miniaturization comes undeniably with short channel effects SCE in addition to the difficulty of achieving these small scale devices The emergence of new manufacturing pro
65. de 1 5nm d paisseur Cependant une telle mince paisseur d oxyde de la m canique quantique QM tunnel a lieu menant un courant de fuite dans la grille qui augmente de fa on exponentielle en diminuant l paisseur de l oxyde Ce qui demande d accro tre la tension de polarisation du transistor 1 2 3 Scaling de la tension Les Principaux d fis pour minimiser la tension d alimentation Vpp savoir la polarisation de drain appliqu e ont t le non scaling de la tension de seuil la tension d alimentation doit tre ajust e avec les dimensions physiques d un transistor maintenir un champ lectrique constant entre la source et le drain La tension d alimentation est g n ralement r duite pour minimiser la dissipation de puissance et pour des raisons de fiabilit I 3 Effets Parasites lies au Scaling La future g n ration de transistor MOS atteindra des dimensions caract ristiques de l ordre de quelques nanom tres Au del des difficult s de lithographie qu il conviendra de surmonter avant d en arriver la r alisation industrielle ces NanoMOSFET imposent de nouveaux d fis technologiques relever et d voilent de nouveaux ph nom nes qu on ne peut plus n gliger Dans ce qui suit nous allons examiner les principales contraintes technologiques auxquelles les dispositifs MOSFETs sont confront s dans leur course la miniaturisation 1 3 1 Les Effets canaux courts SCE De mani
66. de grille entra ne 64 Chapitre II LES STRUCTURES MOSFET VERTICALES un accroissement du courant l tat bloqu et donc de la puissance dissip e il perturbe aussi le bon fonctionnement du transistor l tat passant puisque les lectrons du canal peuvent s chapper vers la grille par l interm diaire de l oxyde Parmi les solutions en cours d tude l utilisation d isolants de valeur de permittivit lev e la place de l oxyde de grille semble la solution la plus prometteuse Il est alors possible d obtenir d un point de vue contr le lectrostatique une paisseur quivalente ou plus faible que celle de l oxyde SiO2 alors que l paisseur physique Tin de ce mat riau high k est plus grande que le SiO2 Il est ainsi d fini une paisseur physique d oxyde quivalente EOT tel que EOT Thighi k ox k ee eseese sse CG II 8 De nombreux mat riaux ont t propos s pour remplacer le SiO dans les Transistors MOSFETs Les principaux sont TiO2 Y203 Ta205 Al203 La203 ZrO et le HfO2 Ces mat riaux ont des valeurs de permittivit diff rentes Leurs gaps sont g n ralement moins importants que celui du S102 ce qui se traduit par des hauteurs de barri re plus faibles pour les trous et les lectrons Ces diff rents di lectriques pr sentent tous des probl mes technologiques particuliers qui rendent difficile leur int gration dans un processus Par exemple le Ta20
67. deux grilles sont connect es la m me polarisation tension de grille Vo c est le DG MOSFET conventionnel Les deux grilles peuvent tre polaris es ind pendamment deux tensions de polarisation le composant est appel IDG MOSFET et il pr sente plusieurs avantages La description physique des transistors en architecture Double Grille n est pas fondamentalement diff rente de celle des dispositifs bulk et les m mes m canismes sont mis en jeu pour d crire le fonctionnement de ces composants Cependant l apport d une seconde grille dans le transistor DG conventionnel qui renforce le couplage lectrostatique sur le canal de conduction et entraine donc une nette r duction des effets de canaux courts SCE et DIBL am liore les performances sur bon nombre d l ments D un point de vue classique film de silicium relativement pais Ts gt 15 nm la polarisation simultan e des grilles cr e deux canaux de conduction aux interfaces oxyde film avant et arri re le courant de drain est donc th oriquement doubl par rapport une architecture simple grille 70 Chapitre II LES STRUCTURES MOSFET VERTICALES Source l Grille 2 Drain Figure IL 15 Structure DG MOSFET Verticale Quand l paisseur du film est r duite Ts lt 10 nm l effet de confinement quantique peut apporter des avantages suppl mentaires car la conduction des porteurs se fait principalement dans le volume du film semi conducteur 1
68. dire que cette cadence d int gration durera jusqu les limites physique soient atteintes La v racit de sa pr diction durant ces 30 derni res ann es a t telle que l on s y r f re maintenant en tant que Loi de Moore la figure qui suit illustre la validit de cette pr vision aujourd hui des circuits int gr s comprenant plus de 40 millions de Transistors sont produit de fa on industrielle microprocesseur la longueur de la grille dans ces composants est moins 10 Chapitre I LES TRANSISTORS MOSFETS de 0 1 um Tandis que la surface de la puce varie entre 80 et 150 mm En fait la diminution de la longueur de grille des dispositifs a deux avantages pour les fabricants a puissances gales elle permet de r duire la surface de silicium de la puce ce qui est terme de cout est b n fique d autre part elle permet d augmenter la fr quence des circuits cette derni re est inversement proportionnelle a la longueur de la grille du transistor 1E 09 Pentium 4 EE 1E 08 Pentium lla Pentium 4 1E 07 Pentium pro 1E 06 Pentium 80286 m 1E 05 1E 04 Nombre de transistors par puce 1E 03 1970 1980 1990 2000 2010 Figure 1 6 Illustration de la loi de MOORE l Evolution du Nombre de Transistors Int gr s sur la m me puce IL2 5 Contraintes pour les g n rations futures A chaque nouvelle g n ration de transistor la r alisation du d fis lanc par la loi de Moore
69. diverses architectures qui existent L ensemble des efforts technologiques ont t consacr sa miniaturisation Des nouveaux processus technologique de fabrication pr cis ment la photolithographie a donn naissance aux nouvelles g n rations de Transistors avec des tailles submicroniques Ces derni res comptent aujourd hui beaucoup d avantages et caract ristiques qu ils les qualifient pour tre des transistors MOSFET de puissance de hautes performance 48 CHAPITRE II LES STRUCTURES MOSFET VERTICALES Chapitre II LES STRUCTURES MOSFET VERTICALES Les technologies actuelles ont permis la conception de nouvelles structures pour les Transistors effet de champ on citera entre autre les structures a canal vertical qui combine Une longueur de grille contr l e pr cis ment travers un film mince d pos ind pendamment de lithographie et de la gravure et un Oxyde de grille de grande qualit cultiv sur un seul canal de cristal de Silicium Les performances de la structure MOSFET verticale sur les parois lat rales des tranch es ou des piliers de Si ont t reconnues pour au moins un quart de si cle elles sont beaucoup plus lev es que celles des transistors structure planaire Parmi ces avantages on compte une tr s grande densit d int gration par unit de surface de Si l empilage de transistors et des condensateurs de stockage et le contr le de la dimension de la grille ou longueur du can
70. duit pendant de longues ann es choisir du silicium fortement dop la place du m tal pour des raisons de fabrication mais le comportement est quivalent celui d un m tal Il faut ajouter cela une couche m tallique en face arri re pour prendre le contact lectrique en g n ral de l aluminium Le silicium peut tre indiff remment de type poun II 2 Les Transistors MOS IL 2 1 Description Technologique On s int resse dans ce qui suit la conception de transistors MOSFETs canal de type n enrichissement Sur un substrat Bulk de silicium de type p sont am nag es de part et d autre deux diffusions distinctes de type N formant le drain et la source du dispositif Ces deux diffusions N sont s par es par une zone P de surface W L qui repr sentera aussi la surface du canal du dispositif MOS Ce canal est recouvert d une mince couche d oxyde de silicium Tox superpos e d une couche de m tal ou actuellement de poly silicium appel e grille L ensemble grille 5 Chapitre I LES TRANSISTORS MOSFETS oxyde canal forme alors une capacit Cox par unit de surface L effet de champ dans le MOSFET est d l application d une diff rence de potentiel Vog entre la grille et le substrat Un champ lectrique est donc cr ayant pour effet de repousser les porteurs majoritaires loin de l interface oxyde semi conducteur et d y laisser diffuser des porteurs minoritaires venus de deux lot
71. e Dans la mesure d avoir une bonne r solution il est recommand d liminer la concentration en porteur et r soudre avec des tensions appliqu e sur les lectrodes IIL 3 2 6 Trac des courbes Apr s une analyse DC et pour sauvegarder et tracer les caract ristiques obtenus deux commandes sont utilis s respectivement Log c est une commande qui doit tre ins r e avant l instruction de balayage des valeurs de potentiel appliqu sur l lectrode afin de sauver et charger les r sultats obtenus dans un fichier de sortie out file qu on a le soin de le renommer a travers cette commande 117 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Tonyplot cette commande assure le tra des courbes on exportant les valeurs charg es dans fichier Outfile Cette instruction doit tre ins r e apr s le l instruction de balayage ATLAS Data from nMOSFET log X X Drain Current A 5 a on T T T T T T T T T T T T T T T T T T T T T T T Te Drain Voltage V Figure IL 7 caract ristique Ip Vps pour un nMOSFET II 4 LA SIMULATION D UNE STRUCTURE MOSFET VERTICALE SOUS ENVIRONNEMENT ATLAS SILVACO IIL 4 1 Structure simul e Avant de pr senter notre dispositif on rappelle que les transistors MOSFET vertical ont t longtemps consid r s comme une bonne alternative permetant de concevoir des transistors canaux courts Dans ce type de d
72. e I 2 b 10 Transistor long Transistor court Transistor court PELES TEERDE re NEE o EEA US EE SE TT Barri re de FST DIBL potentiel 1 L pomar Drain Source Drain Source Polarisation Drain Figure II 2 Profil du potentiel de surface pour un transistor n MOS canal a long et b court L effet DIBL est habituellement mesur par le d calage de la couche de transfert en r gime sous seuil AV divis par AVnps entre deux courbe r sultant de deux tensions de drain diff rentes Ce r sultat s observe bien sur la caract ristique Ip Vg en chelle logarithmique trac e la figure II 3 54 Chapitre II LES STRUCTURES MOSFET VERTICALES 2 Un Va lev 1V Un Vas faible 50mV D calage de V li au DIBL AV V pourun V lev 10 y F pour un V faible Courant de drain A 0 0 0 2 04 os 08 10 12 14 Polarisation de la grile V s V Figure II 3 Influence de l effet du DIBL sur la caract ristique Ip Vg du transistor MOS I 3 1 2 Le partage de charge de d pl tion CSE L effet de partage de charge CSE appara t lorsqu une partie significative du canal n est plus contr l e par la grille cause de l influence des jonctions de source et de drain Quand Vps augmente la quantit de charge contr l e par la grille diminue en dessous de sa valeur obtenue pour Vps OV Cet effet se
73. e II LES STRUCTURES MOSFET VERTICALES Le ph nom ne est largement remarquable pour des longueurs de grille inf rieures 20nm Les performances actuelles sont ainsi tr s loign es des sp cifications du n ud technologique 45nm il faut d ici l r ussir augmenter le courant Ion Il est ainsi n cessaire d envisager l introduction de nouvelles architectures et de nouveaux mat riaux 10 1 o INM n Th 10nm n Sub 20nm L_ 107 5nm G E AP 10nm 2 r 16 E 10 Te 15nm _ 15nm h 107 18nm 30nm lt La lt 50nm O 500 1000 1500 2000 lon HA HmM Figure IL 7 Ion lorr du transistor nMOSFET sur substrat massif Pour des longueurs de grille inf rieures 20 30nm r sultats obtenus par diff rentes firmes de conception des SC I 3 2 L injection De Porteurs Chauds En r gime de saturation 1l existe au niveau de la jonction canal drain polaris e en inverse un champ lectrique d autant plus important que la longueur du canal diminue Ce champ lectrique de canal Em d pend de la polarisation et est galement li au gradient de dopant de la jonction qui varie avec sa profondeur Xj Em est ainsi reli XJ 1 3 3 Ionisation Par Impact Les lectrons p n trant dans la ZCE sont acc l r s par ce champ et certains d entre eux acqui rent suffisamment d nergie cin tique pour cr er un m canisme d ionisation par impact L nergie cin tique emmagasin e par un lect
74. e en acceptant d examiner mon travail Et de l enrichir par leurs propositions Je remercie galement Monsieur BENDIMERAD FT professeur l universit AbouBekr Belkaid pour avoir accept de pr sider ce jury de th se Je tiens remercier galement Monsieur GHAFFOUR Khair Eddine professeur l universit Abou Bekr Belkaid Monsieur ABDELKADER HAMDOUNE maitre de conf rence Monsieur BOUAZZA Benyoun s maitre de conf rence Monsieur KERAI Salim charg de cours et tous les professeurs qui nous ont enseign et qui par leurs comp tences j ai soutenu dans la poursuite de mes tudes et d avoir nous honorer par leurs pr sence Enfin je tiens galement remercier toutes les personnes qui ont particip de pr s ou de loin la r alisation de ce travail D dicace Je d die ce modeste travail ceux qui m ont donn la vie Le symbole de tendresse qui ont sacrifi pour mon bonheur et ma r ussite mes chers parents Que Dieu les garde et les prot ge la m moire du D fient mon cher ami LEGGAT FETHI que Dieu l accueille dans son vaste paradis ma s ur mes fr res mes neveux et ni ces mes amis A tous ceux qui me sont ch res Je d die ce travail Abdelazziz KEBIB R sum L volution de la technologie CMOS actuelle a pour but de concevoir des Transistors et par cons quence des circuits int gr s dans les chelles submicronique Cette r duction d chelle a concern
75. e et la source les terminaux de sortie sont la source et le drain comme c est montr dans la figure 7 78 Ainsi a l entr e nous avons la tension grille source Vgs et le courant Ig en sortie la tension drain source Vps et le courant de drain Ip 8 h p j ps Figure 1 18 Transistor MOS en Tant qu un quadrip le En r gime statique le courant de grille est nul car la grille est lectriquement isol e du canal Z 0 Ainsi la premi re grandeur d entr e du transistor est naturellement la tension grille source Vgs Dans la mesure o en r gime statique le courant de la grille est nul l entr e du transistor repr sente une charge id ale pour une source g n rant la tension d entr e C est un tr s grand avantage pour une entr e en tension car quelle que soit la r sistance interne de la source 28 Chapitre I LES TRANSISTORS MOSFETS d entr e la tension l entr e du transistor est toujours gale a la tension Maximale que cette source est capable de fournir i e sa tension de circuit Ve vinvRs ouvert Rs Il E N I Fin a N 1 LL l G n rat ur alis Figure 1 19 Circuit d entr e du Transistor MOS quelle que soit Rs On consid re que la grandeur de sortie du transistor est le courant de drain D pres la formule 1 30 le courant de drain d pend des tensions Vos et Vps Ainsi on peut dire que la tension drain source
76. e ferm un cylindre de section s 1 d axe x et dont une base est la surface du SC et l autre dans la r gion neutre E ds Qs Es eq 1 13 Ainsi la charge totale d velopp s dans un SC est donn par Ok sign V s e KT e Lp F Vs eq 1 14 III 4 2 Potentiel et champ lectrique L equation de poisson peut s ecrire aussi de la mani re suivante P V x dx p x e e Na e eq 1 15 En int grant avec la condition E 0 quand x w ou w repr sente la limite de la zone de charge d espace Puis une deuxi me int gration pour v 0 en x w on obtient V x e Na 2e x w eq 1 16 Sachant que le champ lectrique E x d V dx alors 22 Chapitre I LES TRANSISTORS MOSFETS E x e Na e x w eq 1 17 En x 0 V Vs soit V x e Na w 2e eq T 18 III 4 3 La tension de seuil On d finie la tension de seuil comme tension de polarisation de l lectrode m tallique n cessaire l tablissement du r gime de forte inversion c est donc la valeur de la tension entrainant Vs 2 p Compte tenu de la relation Vo Vs AVox Os Cox eq 1 19 Ce qui donne V amp Vs Os Cox eq T 20 Dans la mesure ou le seuil de forte inversion correspond au r gime pour lequel les charges d inversion deviennent pr pond rantes on peut crire qu on deca de seuil les charges dans le SC sont essentiellement des charges de d pl tion De sorte que
77. e porteurs majoritaires et minoritaires sont gales ni la concentration intrins que de porteurs gt 2 f lt ys soit VG gt VT r gime d inversion forte La concentration des porteurs minoritaires en surface devient sup rieure la concentration des majoritaires dans le volume De nombreux porteurs libres sont pr sents dans le canal la barri re D ys c t source pour les lectrons la surface du semi conducteur devient faible et le transistor conduit La tension de seuil Vn d une capacit MOS est d finie comme la tension de grille Va telle que la condition ws 2 f soit remplie On obtient ainsi VT Veg Qpep Cox 2f eq 1 2 19 Chapitre I LES TRANSISTORS MOSFETS gt Champ l ctrique n interface gt po eVGs Diagramme de Bandes Concentration de charges Figure 1 16 R gime d inversion Qper tant la charge de d pl tion dans le substrat et Cox la capacit correspondant l paisseur physique de l oxyde de grille SiO2 Cox o Tsi02 La zone de d pl tion augmente jusqu au r gime de forte inversion o un accroissement de la tension de grille induit alors une augmentation des porteurs minoritaires plut t qu une plus forte d pl tion La profondeur de la zone de d pl tion atteint donc une valeur maximale Tpzp gale T ESi Df 13 DEP ANA q 1 3 La charge d inversion Qy dans le canal est donn e par la relation Ornv
78. effet les porteurs cherchant emprunter le chemin le moins r sistif tendent poursuivre leurs parcours le plus longtemps possible dans le m tal La densit des lignes de courant sera plus importante l extr mit droite qu l extr mit gauche du contact Le mod le utilis est par cons quent non lin aire et est tabli par la formule suivante R RLW coth L Lr avec LT p Ra c eq Il 6 avec LT longueur de transfert W la largeur du contact L la longueur du contact po la r sistance sp cifique de contact de l interface silicium siliciure et Ro la r sistance par carreau du silicium sous le contact Afin de conserver une r sistance faible lors de la r duction de dimensions la longueur des contacts ne doit pas tre r duite dans les m mes conditions ceci est un obstacle la miniaturisation L utilisation de mat riau offrant une r sistance sp cifique de contact m tal silicium toujours plus faible permet de conserver une valeur acceptable des r sistances s ries La r sistance par carreau li la zone de silicium fortement dop e est donn e par Rsh S Ro W avec RO ps X eq l17 Elle repr sente la r sistance du silicium entre le canal et la jonction distance souvent conditionn e par la taille de l espaceur Enfin la r sistance de d focalisation est obtenue en consid rant l talement des lignes de courant tel qu indiqu
79. en maintenant les autres grandeurs constantes Nous avons ainsi pu d terminer l impact et l effet de la variation du 124 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL param tre que nous avons fait varier sur les caract ristiques lectriques du transistor Lors de la simulation sous environnement Atlas les param tres du silicium sont fix s par d faut et sont repr sent s dans le tableau suivant param tre valeur Energie de gap Eg 1 8 ev Affinit lectronique x 1 0 ev Densit de porteur dans la bande de conduction Nc 2 8 10 cm Densit de porteur dans la bande de valence Ny 1 04 10 em Concentration Intrins que ni 1 15 10 cm Le travail de sortie du m tal m 4 612 ev Mobilit des lectrons un 1000 cm v s Mobilit des lectrons up 500 cm v s Tableau II 2 parametres physique fix par defauxdans le simulateur IIL 5 2 Influence de la variation de la longueur de la grille Lors de cette simulation nous avons vari la longueur de la grille Lg sur la zone active du substrat Le but de cette manipulation est d avoir des canaux enti rement ou partiellement couverts par la grille ces valeurs sont pr cis es dans le tableau qui suit Les caract ristiques de transfert et de sortie permettant d examiner l effet de la variation de la longueur de la grille sur le courant du drain et la tension de seuil sont donn es au niveau de
80. es VMOS conduisent des valeurs du champ critique EO inf rieur 1 Volt par micron alors qu il a t prouv il est toujours sup rieur a cette valeur Eo 2 4 V u m D autre part le calcul de la transconductance maximale par l expression 2 10 compte tenu des valeurs de la vitesse limite Vsat qui ont t donn pr c demment conduit des valeurs num riques 2 ou 3 fois plus grandes que les valeurs exp rimentales II 4 Expressions Du Courant De Drain L analyse pr c dente tait bas e sur l utilisation d une relation vitesse champ lectrique ind pendant de la composante transversale de ce champ Or dans les transistors MOSFET de technologie classique dont la longueur du canal est sup rieure 5 um L effet de r duction de la mobilit sous l action du champ transversal est un ph nom ne de premier ordre qui r git le comportement lectrique de ces transistors Une tude a t faite par R W COEN et R S MULLER a permis de mesurer les caract ristiques vitesse champ lectrique d lectron ou de trous dans un canal d inversion de direction lt 100 gt ou lt 111 gt La structure 90 Chapitre II LES STRUCTURES MOSFET VERTICALES utilis e est un transistor MOS grille r sistive en Nichrome dans lequel le canal est maintenu uniforme en valeurs de densit de charge et de champ lectrique par l application de deux tensions de polarisation sur deux doigts de m tallisation reli cette
81. es r gions tel que les limites de chaque r gion doivent tre correctes et n aient pas la m me valeur afin d viter les chevauchement des r gions dans le cas ch ant la partie commune entre les deux r gions portera un mat riau de m me type que la nouvelle r gion Il faut s assurer aussi que toute partie inclue dans la structure doit tre d finie par un mat riaux sinon le programme est non ex cutable 3 1 3 D finition des lectrodes Les lectrodes sont d finis de mani re qu ils soient en contact avec les r gions semi conductrices pour cela la commande n cessaire est ELECTRODE sous l environnement SILVACO il est possible d introduire jusqu 50 lectrodes sur le m me programme G n ralement la forme de l lectrode est aussi rectangulaire et limit par les param tres x min x max y min y max II 1 4 D finition de dopage Dans cette tape on doit pr ciser le dopage dans les r gions semi conductrices on utilise pour cela la commande doping le profil du 112 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL dopage peut tre uniforme sur toute la r gion consid re comme il peut tre Gaussien Dans notre travail la concentration en porteurs de charge sur les r gions est consid r uniforme L instruction qui sp cifie le dopage est la suivante Doping Uniform conc 1e20 n type direction y region 1 Doping Uniform conc 1e20 n type direction y region 2 Les deux
82. eur maximale de courant et enfin le rapport Alp max AVG Les r sultats Obtenue concernant les variations de la transconductance gm en fonction de la tension de grille en r gime de pincement sont identiques ce obtenus pour B 1 savoir Une pente l origine gale uo Z L Cox Une valeur limite de gm gale Z Cox Vsat Avec Vsat uo Eo 89 Chapitre II LES STRUCTURES MOSFET VERTICALES Ainsi dans les deux cas B 1 2 la valeur th orique de saturation de la transconductance est donn e par la relation IL 12 IIL 3 2 3 L insuffisance du model classique En utilisant les relation pr c dentes 1l apparait que le mod le classique fournit une explication qualitative de l existence de deux portions lin aires de la caract ristique gm Vo N anmoins les ordres de grandeurs des param tres physiques que l on pourrait d duire des expressions des portions lin aires a bas niveau de tension gm uy Z L Cox Vi et fort niveau gm Z Cox Vsat sont erron s et mettent en cause la validit de ces expressions Tout d abord les expressions th oriques des portions lin aires montrent que l intersection de la tangente l origine et de la transconductance maximale de la caract ristique gm Vo doit se produire pour une valeur de la tension de grille d finie th oriquement par Vo Vr LE as de er os eq II 22 Or les mesures de ce point d intersection relev es exp rimentalement sur l
83. grilles Dans la technologie grilles poly silicium c est une couche de silicium poly cristallin sur l oxyde mince qui constitue les grilles Lors de la diffusion des sources et des drains cette couche masque le canal et permet de r aliser ainsi un auto alignement des sources et des drains avec les grilles Apr s l op ration de diffusion les trois lectrodes sont dop es de la m me fa on IL 2 3 2 Exemple Inverseur MOS Compl mentaire Pour de plus amples explication on se propose de pr senter un inverseur a technologie CMOS qui est un circuit lectronique tr s simple et qui comporte deux transistors de types diff rents un nMOS et un pMOS La technologie CMOS r unie les deux types de semi conducteur n et p sur la m me plaque de silicium ceci est r alisable en implantant un caisson de type n qui sera le substrat des transistors pMOS si la plaque est de type p et un caisson de type p pour transistors nMOS si la plaque est de type n Figure 1 4 a Sch ma lectrique d un Inverseur Chapitre I LES TRANSISTORS MOSFETS S G D Coupe 4 Transistor pMOS Coupe BB Transistor nMOS Figure 1 4 b Inverseur MOS Compl mentaire IL 2 3 3 Le Probl me de LATCHUP dans la Technologie CMOS Un ph nom ne Latchup est d la mise en conduction d un thyristor structure PNPN parasite pr sent dans tous les circuits int gr s CMOS comme repr sent sur la Figure I 5 Ce probl me
84. gt SE Suns 0 02 0 4 06 08 1 12 14 16 Gate Voltage V Figure IL 4 Exemple de simulation par ATLAS caract ristique de courant de drain dans un MOSFET IIL 2 3 N cessit de simulations r alis es par le biais des simulateurs de dispositifs et de processus Les principaux avantages des simulateurs de composants sont tout d abord la possibilit offerte de visualisation de ph nom nes physiques difficilement accessible et donc observable Ensuite ils permettent de s approprier de mani re p dagogique les proc d s de fabrication En effet l volution du profil d une structure peut tre observ e durant la simulation du proc d de fabrication Cette fonctionnalit permet une bonne illustration pour l apprentissage de conception 107 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL physique des circuits int gr s De plus l outil TCAD fait acqu rir des comp tences sur la fabrication des circuits int gr s sans la n cessit d avoir disposition une salle blanche disposant de tous les quipements Ainsi avec la TCAD le manipulateur peut exp rimenter et explorer l effet d une modification d un param tre technologique sur une structure sans co t d quipement et de consommable Pour finir comme un nombre croissant de soci t s s affranchit de la production pour se concentrer sur la conception la simulation de composants devient incontournable d o la demande croissante de concepteurs a
85. harge d espace de la diode PN du drain s tend uniquement dans la r gion N en r gime de saturation Figure 11 33 Diagramme d nergie d une couche d inversion suivie par une couche d appauvrissement IIL 4 2 L quation de Neutralit Charge totale des porteurs minoritaires Lorsqu on applique une ddp entre la grille et le substrat la continuit de la composante normale du champ l interface Si Si02 conduit l expression du potentiel du surface Ds y Dans le cas de la zone invers e on obtient la relation suivante Ds y O 2D4 y kT q log 4 RT V s OG 2y Bry g KT y 2B y 1 eg I1 25 Avec Pa y 2q Na y si o Cox V c Vo Qss Cox Pys Dr y kT q log Na y ni 93 Chapitre II LES STRUCTURES MOSFET VERTICALES Ou y repr sente la diff rence des potentiels de Fermi NA y le dopage au point d abscisse consid r Cox la capacit d oxyde par unit de surface Oss les charges totales d oxyde de grille et d interface ramen es l interface et Pys la diff rence des travaux de sortie entre m tal et semi conducteur L lectrode du substrat est prise comme origine des potentiels Cette expression peut etre simplifi en r gime d inversion par Bs y O y 2Pr y aeaaea eg 11 26 La charge totale des porteurs dans la zone de charge d espace superficielle est donn e par O NOY q SEND d
86. i conducteur intrins que en tant que mauvais conducteur ou mauvais isolant a lui une conductivit qui augmente avec la temp rature Les mat riaux semi conducteurs naturels sont le Silicium Si et le Germanium Ge IIL 3 2 R gime de Bandes Plates Le diagramme de bandes du transistor MOS id al en condition de bandes plates est donn sur la Figure 1 13 pour un substrat dop p Il reprend l ensemble des notations qui seront utilis es pour caract riser l empilement grille canal Le potentiel d finissant le niveau de Fermi 5 et tel que EREi q dans le volume du semi conducteur est obtenu de mani re rigoureuse en r solvant l quation d lectroneutralit Le r sultat d un tel calcul dans l approximation de Boltzmann 5 valable pour des dopages mod r s en impuret s accepteuses D est P Ln 55 eq 1 1 La tension de bandes plates Vrg m sc est la tension de grille qu il faut appliquer pour que le potentiel ys l interface semi conducteur isolant soit nul c d la courbure de bande entre la surface et le volume du semi conducteur soit nul En E Vers Tee Hi M tal Semi conducteur Figure 1 13 Diagramme de Bandes en condition de bandes plates 17 Chapitre I LES TRANSISTORS MOSFETS A cause de la nature diff rente des dopants du transistor une barri re d nergie potentielle de hauteur p appara t entre le canal et les r gions source et drain
87. ie 13 09 Dat tom Gatese 15 09 Drah Caret Go Drah Current Go Drah Carre at Go o 0s 1 15 2 25 3 35 o 0s 1 15 2 25 3 3s o 0s 1 15 2 25 3 35 Drah ht votage amp Drah ht votage cv Drah ht votage cu 3 Ib Vps pour Na 2e1 8 cm Ib Vps pour Na 4e1 8 cm I Vps pour N1 6e18 cm Fig IIL 22 Caract ristiques Ip Vps pour diff rentes valeurs de N4 En regroupant tous ces graphes sur la m me figure on peut ais ment examiner l effet de la variation de NA sur le courant de saturation du transistor ATLAS OVERLAY Data from multiple files 0 0018 x Drain Current Ca 00016 0 001 4 0 0012 0 001 Drain2e18 log Drainde18 log 0 0008 Drain6e18 log 0 0006 0 0004 0 0002 0 4 0 0 4 0 8 ae 16 2 2 4 Gate Voltage VY Fig IL 23 Caract ristiques 1b Vas pour diff rentes valeurs de Na 132 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS OVYERLA Data from multiple files gt X Drain Current A 0 002 0 0016 0 0012 Gate2e18 log FF Gate6el8 log 0 0008 0 0004 US UL UL LL EC U U LL 0 0 5 1 1 5 2 2 5 3 35 Drain Int Voltage V Fig IIL 24 Caract ristiques Ip Vps pour diff rentes valeurs de N4 On remarque que l augmentation de la concentration des dopants du canal cause une d gradation du courant du drain et par cons quent sur la r sistance Rps La tension de seuil aussi d pe
88. impact non n gligeable sur les caract ristiques lectriques de la structure Nous avons pu pour finir examiner l effet DIB qui se manifeste dans les transistors de petites dimensions dits transistors canaux courts ce qui est bien le cas de notre dispositif Cette tude a pour but de d terminer une structure MOSFET optimal avec un courant de drain important Nous pouvons dire pour finir que les r sultats de simulation que nous avons obtenus paraissent assez prometteurs en comparaison des r sultats rencontr s en bibliographie PERSPECTIVES Les structures verticales contribuent largement minimiser les effets canaux courts Il serait alors int ressant de continuer ce travail en tudiant d autres structures tels que e les structures verticales canaux multiples e des structures cylindriques verticales car ces derni res bien que complexe en simulation permettent un meilleure contr le des effets canaux courts 139 1 2 3 4 5 6 7 9 10 11 12 BIBLIOGRAPHIE GORDON Moore Progress in digital integrated electronics International Electron Device Meeting IEDM techn Digest 11 13 1975 International Technological roadmap of semiconductors section Front and Process ITRS 2005 SILVACO TCAD SILICON VALEY CORPORATION Site Official www silvaco com JULIUS Edgar Lilienfeld Brevet US 174575 Method and apparatus for controlling electric current d
89. in est sup rieure a la tension Vp et par ailleurs comme nous l avons d j indiqu nous supposerons que le m canisme de r duction de la longueur du canal n apparait pas Ainsi le courant du drain sera d fini en r solvant le syst me d quation eq Il 30 et eq Il 32 dans lequel la tension Vp de la relation 11 30 sera remplac e par la tension Vp IIL 6 La Transconductance En r gime de saturation la transconductance gm repr sente la d riv de la relation 11 30 dans laquelle le potentiel Vp est remplac par Vp d duit de l quation 11 32 par rapport la tension de grille V amp G Il n est possible de d terminer cette transconductance que par m thode num rique Cependant la forme des relations utilis es montre que la transconductance ne d pond que des quantit s suivantes Le facteur de pente y a Cox Le potentiel de r duction de mobilit longitudinal LE Le potentiel de r duction de mobilit transversal La tension effective de grille V g Le Potentiel Dzn Compte tenu de la valeur g n ralement faible du potentiel gp devant la tension de grille on peut consid rer que l influence de nest n gligeable _ Z sur la valeur de la transconductance gm Par suite la quantit g Ho z Cox ne d pond que des trois param tres LE V c En g n ral on consid rera que l on peut confondre la tension effective d grille avec la quantit Veo Vr en cons quence en peu
90. instruction supprime le maillage dans le rectangle x 0 x 4 y 0 y 3 III 3 1 2 D finition des r gions Apr s la d finition du maillage la structure du composant doit tre d finie en forme de plusieurs r gions l mentaire distinctes construites l aide des quations droites horizontales et verticales La commande est elle m me une l quation de droite x cons ou y cons L instruction n cessaire est comme suit regionnumber numero de la region x min constx max consty min consty max const min max d signe respectivement la droite inferieur et la droite sup rieur Les r gions doivent tre num rot es du 1 jusqu au maximum nombre de r gions existantes sur la structure Sur le simulateur Atlas il est possible de repr senter jusqu 55 r gions diff rentes Exemple region number 4 x min 0 0 x max 0 0975 y min 0 225 y max 0 275 material poly Les param tres x min x max d finissent les lignes verticales les param tres y min y max d finissent les lignes Horizontales ce ci d finie une r gion aire rectangulaire La commande material d signe la nature 111 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL du mat riau utilis le poly silicium dans notre exemple La figure suivante montre la simulation d une telle r gion ATLAS Data from MOSFET str Figure II 6 d finition d une r gion en poly silicium Il est tr s important de d finir l
91. ion pour un substrat dop 10 fatomes cm un canal mesurant 20x20x20 nm ne comporte en moyenne que 8 impuret s Il en r sulte une distribution microscopique al atoire des dopants ayant des effets non n gligeables sur la tension de seuil Ces fluctuations de performances de plus en plus grandes vont aboutir terme des probl mes de plus en plus difficiles surmonter dans les technologies MOSFET et par voie de cons quence dans l laboration des circuits int gr s 62 Chapitre II LES STRUCTURES MOSFET VERTICALES L 3 8 Ph nom nes quantiques dans le canal Les nanoMOS se caract risent par l apparition de ph nom nes de nature quantique jusqu alors inexistants ou tout du moins n gligeables Ainsi outre le passage des lectrons par effet tunnel travers la grille il existe aussi une quantification des niveaux d nergie dans le canal de conduction De par l augmentation du dopage de canal dans les transistors le puits de potentiel de confinement dans lequel circulent les porteurs devient de plus en plus troit augmentant ainsi l cart entre les diff rents niveaux d nergie Cet effet modifie notamment la position du maximum de densit des porteurs qui se trouve d cal e de l interface entre l oxyde et le semi conducteur Il en d coule une capacit MOS effective plus faible que celle pr vue th oriquement et par cons quent une sous estimation de la tension de seuil V par surestimation de
92. ion et de d pl tion Il est alors n cessaire de mani re n extraire que la r sistance de la grille de mod liser ces effets distribu s afin de s affranchir de la composante r sistive qu ils apportent et qui appartient l intrins que En se ramenant l ordre 2 de Yg voir et en supposant que Cmy gt gt Cpgr on peut crire que vue de la grille la partie intrins que du MOS est un 39 Chapitre I LES TRANSISTORS MOSFETS circuit RC s rie compos de la capacit d oxyde Cox et de Ry 12 En rajoutant les l ments extrins ques on obtient le circuit de la figure suivante Figure 1 27 sch ma quivalent du MOS tenant compte des effets distribu s dans la partie intrins que du MOS Par ailleurs en inversion forte Vps 0 on peut crire CGsex CGpext eq 1 49 CGGint Cox eq T 50 gt Ccc Cox 2 Copex eq 1 51 Ainsi pour obtenir RP on doit enlever Rgg la valeur R7 12 CGcin Ce qui est egale Rw 12 Coc 2 Cene Ceo Eq 1 52 Pour d terminer Ron une astuce de calcul suppl mentaire est n cessaire En effet Ren 1 84s mais en basse fr quence seulement fr quence plus lev e les effets distribu s dans la partie intrins que sont l origine d une augmentation apparente de gx Le d veloppement l ordre 4 de Ypp et YGn fait appara tre des termes similaires une combinaison lin aire de Ypp et YGn permet de faire dispara tre
93. iques lectriques du transistor Le comportement lectrique d un composant semi conducteur en g n ral d pend d une mani re tr s forte de la r partition des dopants l int rieur de la structure Le profil du dopant dans la zone du canal sous l oxyde de grille d termine l importance des courbures de bande en fonction des diff rentes tensions appliqu es Les profils de dopants dans cette zone conditionnent donc directement la valeur de la tension de seuil et le courant de drain du dispositif Afin d estimer l impact de la variation de la concentration N sur le courant du drain nous avons choisi 3 concentrations concentration Nai Naz N 3 valeur 2e 18 cm3 4e 18 cm3 6e 18 cm3 Tableau III 4 diff rentes variation en NA simul es Les r sultats de simulation obtenus permettant d examiner l effet de cette variation sur Vry et sur le courant du drain du transistor sont regroup s sur les figures qui suivent ATLAS ATLAS ATLAS Data mom D rah 15 09 Dat mom D rah te 1509 Dat mom D rahe 15 109 Ot 0 D 05 12 15 2 Z4 o 0 D 05 12 15 2 24 O 0 D 05 12 15 2 Z4 Gae votage do Gae votage Gae vonage Ip Vas pour Na 2el 8 cm Ip Vas pour Na del 8 cm Ip Vas pour N1 6e1 8 cm Fig IIL 21 Caract ristiques Ip Vas pour diff rentes valeurs de N4 131 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS ATLAS ATLAS Dat tom Gate 2 13 09 Dat nom GIE
94. iques et dynamiques du transistors MOSFET vertical Nous tablirons tout d abord les quations de fonctionnement en r gime statique En particulier nous insisterons sur les effets de la r duction de la mobilit en fonction du champ lectriques longitudinal et transversal qui sont les ph nom nes du premier ordre pour d crire les propri t s lectriques des transistors a canaux cours nous expliciterons l expression de la caract ristique courant tension IIL 3 1 Etude des propri t s des zones actives du canal Nous analyserons th oriquement les propri t s de la zone active du transistor MOSFET vertical c est dire du canal qui apparait en surface de la zone de diffusion P nous appellerons tout d abord les principaux mod les propos s dans la litt rature en vue de d crire son comportement lectrique et ferons apparaitre leurs insuffisances Nous proposons ensuite une tudes th orique pour expliciter les relation courant tension et charges tension 85 Chapitre II LES STRUCTURES MOSFET VERTICALES Les principaux mod les tablis pour d crire les propri t s statique d un VMOSFET canal n ou p ont vis principalement rendre compte qualitativement des propri t s exp rimentales les plus importantes que pr sente ce type de structure savoir La lin arit de la caract ristique de transfert Ip Vo courant tension de grille en r gime de saturation ou de pincement que l on observe pour
95. ispositif le canal est perpendiculaire la surface du wafer contrairement une structure planaire ou le canal lui est parallele Il xiste plusieures configurations possibles pour les transistors MOSFET conduction verticale En ce qui nous concerne nous avons labor la structure MOSFET verticale que nous pr sentons dans ce qui suit 118 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS Data from kebib str 0 1 02 Microns 03 D o oo 0 1 0 15 o2 02 03 Microns Figure II 8 Structure VMOSFET Verticale r alis e avec le simulateur Atlas 2D Lors de l laboration de notre programme atlas nous avons precis les differentes regions constituant notre structure tel que la source le drain la grille et les zones d isolation Nous avons d fini au d part le maillage ad quat pour chacune des zones constituant le transistor et rafin le maillage au niveaux de l interface S1 S102 II 3 Choix de param tres technologiques pour le MOSFET double grille Param tres Notations Valeurs simul es Epaisseur de la couche d oxyde lor Inm 3nm Longueur de la grille Lg 15nm 50nm Dopage du film type p Na Na 2 10 cm Dopage source drain type n Np Nd 2 10 cn Tableau II 1 Param tres technologiques et g om triques du MOSFET vertical d finis lors des simulations 2 D 119 Ch
96. it permettre 80 Chapitre II LES STRUCTURES MOSFET VERTICALES d augmenter le rendement technologique Ces Transistor U MOSFET peuvent d livrer des courants tr s lev s mais ont aussi l inconv nient par rapport des autre U MOSFET de pr senter des valeurs lev es d une part de r sistance d acc s la source et au substrat et d autre part des capacit intrins que et parasites les temps de commutation sont nettement sup rieur ceux de la structure VMOS interdigit IL 2 2 8 La structure Verticale MOSFET a Simple Grille Cette structure est l une des plus simples structures MOSFETS verticales Elle ressemble a la structure TI MOSFET N anmoins elle poss de une seule grille de c t Grille en poly Figure 11 28 structure Verticale MOSFET a simple grille Cette structure pr sente plusieurs avantages technologiques et lectriques qui ont fait de ce composant un exemple et l objet d une tude th orique d une structure MOSFET VERTICALE 81 Chapitre II LES STRUCTURES MOSFET VERTICALES II ETUDE D UNE STRUCTURE VERTICALE MOSFET A SIMPLE GRILLE II 1 Structure de Base du Transistor MOSFET Vertical simple grille L am lioration de la densit d int gration passe par le biais d une r duction de la largeur de la source et de la longueur de canal c est dire une plus grande valeur du rapport Z S p rim tre du canal surface de la puce Les limites li es
97. itesse de commutation et peut tre utilis dans le domaine du UHF 82 Chapitre II LES STRUCTURES MOSFET VERTICALES Dram Figure Il 29 a Processus de formation de canal dans Un nMOSFET a simple grille Figure 11 29 b Processus de formation de canal dans Un nMOSFET double grille DG MOSFET Comme les transistors VMOSFET il sont constitu s par la mise en parall le d une multitude de cellules l mentaires identiques Une grande diversit existe dans les formes g om triques utilis es pour l laboration de ces cellules dont l origine provient du d sir des concepteurs d augmenter la densit d int gration 83 Chapitre II LES STRUCTURES MOSFET VERTICALES Le Transistor MOSFET vertical a simple ou double grille fait partie des composants de puissance ce sont des dispositifs de conversion d nergie lectrique Ils se diff rencient de leurs homologues dits de signal par la n cessit de supporter des tensions lev es et de conduire des courants importants De plus des contraintes d utilisation ou de montage sont sp cifiques thermiques m caniques connectiques et encapsulation II 2 Mode de fonctionnement du Transistor MOSFET vertical a grille simple De mani re g n rale Les transistor MOSFET de puissance jouent le r le d interrupteur fonctionnant entre deux tats Le premier dit bloqu appara t lorsque la tension grille source est inf rieure une ten
98. l Enfin les lectrons peuvent tre inject s dans l oxyde de grille 4 Quant aux lectrons lorsqu ils sont acc l r s au niveau de la jonction canal drain une tension moyenne appliqu e la grille peut leur permettre de passer la barri re de potentiel pr sente l interface silictum oxyde Les porteurs chauds inject s induisent des d fauts dans l oxyde de grille qui changent localement la valeur de la tension de seuil En g n ral ces effets de d gradation limitent la dur e de vie du transistor L 3 4 R sistances parasites la source et au drain Dans les structures de transistors submicroniques les r sistances intrins ques de la source et du drain deviennent de plus en plus importantes Comme le courant augmente de concert avec la mimiaturisation la chute de potentiel aux bornes des r sistances intrins ques devient non n gligeable De plus ces r sistances ne sont pas r duites avec la diminution des dimensions Les r sistances s ries comme l indique la figure II 9 b se composent des diff rentes contributions suivantes 59 Chapitre II LES STRUCTURES MOSFET VERTICALES Ke Re RsntRsptRa TEETE s ETT eq TL5 Avec Rc la r sistance de contact R4 la r sistance de diffusion Rsp la r sistance de d localisation et Ra la r sistance de la couche d accumulation La r sistance de contact d pend fortement de la r partition des lignes de courant le long de la fen tre de contact En
99. la permettrait galement de favoriser la probabilit de transport balistique quand la longueur de grille est faible typiquement LG lt 20 30 nm et donc d augmenter fortement le courant Ion dans les transistors en architecture Double Grille Le fait de d connecter lectriquement les deux grilles apporte un degr de libert suppl mentaire l architecture Double Grille En effet selon les polarisations des grilles gauche Vcg et droite Vaca plusieurs cas de fonctionnement peuvent tre diff renci s dans le transistor IDG 15 Si les deux grilles sont polaris es la m me tension le dispositif IDG se comporte bien videmment comme le transistor DG classique Il est ensuite possible au gr des variations de tensions sur les grilles de faire apparaitre simultan ment ou non un ou deux canaux de conduction Dans la majorit des cas une grille reste la grille de commande et l autre permet de moduler le courant Comme le montre la figure suivante 10 10 E Z 10 10 Lu 3 105 IDG B Ven 0 6 0 6 V nan r S 107 pas 0 2 V Z _ 2 10 2 10 11 0 0 2 0 4 0 6 0 8 1 Tension de grille gauche Ve V Figure 11 16 caract ristique Ip Vg pour les deux cas DG et IDG MOSFET IL 2 1 2 Transistors MOSFET TRIPLE GRILLE ou Fin FET Le MOSFET triple grilles est impl ment l aide d une ailette de silicium o les trois faces disponibles sont contr l es par trois grilles 15 La
100. la phase dite de synth se Les couches inf rieures sont compos es des niveaux lectrique et physique Au niveau lectrique le circuit ne comporte plus des portes logiques mais des transistors et leurs interconnections Au niveau physique le transistor est maintenant consid r dans son aspect physique nous sommes dans l univers TCAD Technology Computer Aided Design Elev Niveaux d abstraction Faible _ synthese VHDL Verilog SPICE TCAD Figure II 1 Diff rents niveaux d abstraction La conception des circuits int gr s n cessite des outils de simulation pour un niveau d abstraction donn Par exemple l outil de v rification fonctionnelle Model sim 1 fournit un environnement performant pour la simulation et la mise au point d ASIC ou de FPGA Cet outil supporte plusieurs langages de description tels que le Verilog et le VHDL Dans ce cas ce sont les niveaux d abstraction comportemental et logique qui sont adress s Pour le niveau lectrique les principaux simulateurs sont HSPICE Spectre et Eldo 101 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Pour le niveau physique deux outils dominent le march du TCAD Il s agit du logiciel SILVACO et du logiciel Sentaurus nomm ISE pr c demment En ce qui nous concerne nous avons utilis dans notre tude le logiciel de simulation de dispositif et de Proc s TCAD SILVACO IIL 1 2 Histoire de la Technologie CAD TCAD
101. largeur du canal q Niny est la densit de charge totale des porteurs minoritaires de la couche d inversion Vitesse cm s Dans le volume En surface Ey v cm 10 10 10 10 Hgure Il 31 Variation de la vitesse de porteurs en fonction du champ longitudinal Pur obtenir un canal uniforme c est dire une densit de charge par unit de surface et un champ lectrique constants le long du canal ila t n cessaire de porter la grille a une tension lev es 300v tr s sup rieure la tension du drain Aussi le champ transversal du canal est lev de l ordre de 10 v cm Les r sultats ainsi obtenues sont repr sent es sur la figure au dessus Il apparait que la vitesse limite correspondante la saturation de la courbe V E est inf rieure la vitesse limite de d placement des lectrons dans le volume Par suite compte tenu de ces r sultats il a t propos d utiliser une formule pur d crire la variation de la mobilit des lectrons et celle s des trous dans un canal d inversion d un transistor VMOS tel que 87 Chapitre II LES STRUCTURES MOSFET VERTICALES u uo 1 dV dy Eo JF eq Il 12 B tant un coefficient d ajustement pris en g n ral gal a un pour les MOS a canal P et gal a deux pour les MOS a canal N x la valeur de la mobilit champ faible y la coordonn source drain V le potentiel lectrostatique a l interface Si SiO2 re
102. le du programme La commande print permet l utilisateur de v rifier le mod le et les param tres utilis durant la simulation La mobilit des lectrons et pr d finie dans le model CVT par une relation connue par La r gle de MAthiessen qui combine trois composantes de mobilit uAC usr et ub uAC est la mobilit limit par la surface des phonons acoustiques Elle est donn e par l expression suivante F l4 L EFJ eq III 9 usr est la mobilit limit e par la surface elle est donn e par Do eq Iil 10 ub est troisi me composante de mobilit qui limit par le domaine des phonons optique Elle est donn e par la relation suivante y d an ka HO J u u ORE Et Lb Ho EXP f t Cr N ER eq III 11 La Composante totale de la mobilit est donn e par la r gle de Mathiessen suivante 114 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ur HAC ub usr Q U 12 Cette r gle peut tre donn e en fonction de la composante parall le de champ lectrique El UT uT El v 7 aa ETT ae oo CAHILL Test la temp rature ELest le champ lectrique perpendiculaire El est le champ lectrique Horizontal Nest la concentration totale en impuret s Le reste des param tres on peut les retrouver avec plus d explication dans le manuel d utilisateur Atlas a partir la page 3 23 3 2 3 D finition des co
103. liorations En effet le dispositif se retrouve isol lectriquement par rapport au reste du substrat sans recourt aux caissons d isolation Ainsi la surface occup e par les MOSFET SOI est plus faible il s en suit une plus grande int gration de ces composants De plus les effets capacitifs li s la d pl tion des jonctions source substrat et drain substrat sont r duits Par cons quent les dispositifs SOI sont plus rapides que les MOSFET sur silicium massif ou pour la m me vitesse ils consomment moins de puissance Ces jonctions moins profondes que dans le cas du MOSFET sur silicium massif entra nent des effets de canal court plus faibles La r duction de l paisseur de silicium favorise galement le contr le des effets de canal court Finalement en technologie SOI la tension de seuil sera moins affect e par la diminution de la longueur du canal Le courant de fuite n augmentera que l g rement L isolation lectrique limine les courants de fuite par le substrat offrant la possibilit de r aliser des m moires actives avec un plus grand temps de r tention Un dernier avantage de cette liste non exhaustive concerne la forte immunit aux radiations ext rieures Dans le cas du SOI l effet engendr par une dose de radiation est la g n ration de pairs lectron trous dans et sous l oxyde et la formation d tats d interface La charge dans l oxyde est alors modifi e ce qui entra ne un d calage de la ten
104. lle du silicium des composants unipolaires zone de drift uniforme IL 2 2 5 La structure verticale V MOSFET Ces transistors taient labor s partir de sillons en forme de V grav s par attaque anisotrope du silicium Elle consiste attaquer chimiquement suivant les plans lt 111 gt une couche N pitaxie sur un substrat N La zone active est form e le long d un sillon qui fait un angle de 45 avec la surface Grille en poly SiO2 Source Drain Figure II 26 Structure Verticale V MOSFET l embase m tallique sur laquelle est pos e la pastille de silicium constitue le contact de drain D La zone en contact avec l embase est une zone du type N appel e substrat La partie N faiblement dop e sert assurer la tenue en tension l tat bloqu La partie N vite que l paisseur totale ne soit excessive A la surface du substrat ont t diffus s des lots de type P et dans ces lots ont t diffus s des ots de type N Une premi re couche d oxyde isole la m tallisation de grille G de la surface de la pastille entre les lots N et le substrat Une deuxi me couche d oxyde isole la m tallisation de grille de la m tallisation de source S qui relie entre elles les diverses cellules l mentaires dans la puce 79 Chapitre II LES STRUCTURES MOSFET VERTICALES Par rapport au transistor MOS plan classique le progr s essentiel consiste en l utilisation du volu
105. me du semi conducteur pour former l lectrode de drain plan inf rieur du substrat Cette disposition permet une plus grande densit d int gration puisque seulement deux lectrodes les lectrodes de grille et de source sont localis es sur la face sup rieure de la puce II 2 2 6 La structure II MOSFET C est une autre structure pour les transistors MOSFET de puissance Appel e TI MOSFET Vue la forme que portent les parties de la zone active de la structure Elle est r alis e de mani re que la grille est con ues en ext rieur et y compris le Bulk elle couvre ainsi la source Moins de difficult s technologiques ayant t rencontr es pour ce composant Figure 11 27 structure Verticale II MOSFET Cette structure peut tre r alis par attaque anisotropique Lors son fonctionnement les canaux doivent se former sur les parois int rieures de la forme IT II 2 2 7 La structure U MOSFET Une autre structure de transistor repr sent sur la figure qui suis sa r alisation repose sur le m me principe de l attaque anisotrope et de la mise en parall le des canaux verticaux l aide d un drain commun Le proc de utilis pour connecter les source par m tallisation lat rale permet d liminer les doit de la m tallisation de la grille et de la source Cette disposition non interdigit r sout les difficult s pos es dans la structure pr c dente par l alignement des divers masques Ceci do
106. n Figure 11 21 Coupe sch matique d un transistor DMOSFET grille en poly silicium Plusieurs solutions technologiques pour minimiser l effet de cette capacit ont t propos es Une solution de r duction de la capacit de Miller a t propos e Elle consiste r aliser des transistors grille partielle en liminant une partie de grille situ e au dessus de la couche pitaxie N Figure IL 22 Cette technique a pour cons quence de diminuer la capacit grille drain Ca L tude de ces structures grille partielle a montr qu une r duction de grille d un facteur 4 1 2 et 4 correspond respectivement une augmentation du gain de 1 25 3 et 6 dB 75 Chapitre II LES STRUCTURES MOSFET VERTICALES Grille en poly SiO2 Source Figure 11 22 Coupe sch matique du transistor DMOSFET grille partielle IL 2 2 2 Transistor VMOSFET Superjonctions Le concept de la superjonction a t introduit en 1981 par D J Coe 9 et a t repris r cemment L id e est de remplacer la zone uniforme et faiblement dop e zone de drift soutenant la majeure partie de la tension appliqu e par une r gion alternant des puits N et P perpendiculaires aux r gions de source et de drain Figure 11 23 Grille en poly SiO2 Source Figure 11 23 Coupe sch matique du transistor superjonctions Pour que ce principe fonctionne il faut que ces puits N et P soient r alis s
107. n entre la caract ristique correspondant du transistor et la droite de charge Caract ristique de transmission d un transistor en r gime de saturation Famille des caract ristiques de sortie d un transistor R gime djamplificali ion Last _ lin aire i Figure 1 29 M thode graphique pour le calcul de la caract ristique de transmission de l tage source commune avec une charge r sistive 10 43 Chapitre I LES TRANSISTORS MOSFETS Pour les tensions d entr e inferieures V le courant de sortie est nul la tension sur la r sistance est nulle ainsi la tension d entr e est gale la tension d alimentation zone I de la caract ristique de sortie Lorsque la tension d entr e franchit la tension de seuil 1 V dans notre cas un faible courant apparait en sortie Ce courant g n re une tension sur la r sistance ce qui fait baisser la tension de sortie Au d but cette baisse n est pas suffisante pour que le transistor quitte le r gime de saturation points 1 4 zone 2 Cependant partir d une certaine valeur du courant de sortie la tension Vps devient plus petite que la tension Vgs Vm le transistor entre en r gime lin aire points 5 et 6 zone II En augmentant davantage la tension d entr e on n observe pas d volution substantielle de la tension de sortie celle l tend vers z ro d une mani re asymptotique Le gain en tension de cet tage est gal au rapport
108. nal d inversion est localis l interface silicium oxyde la structure SOI a fait na tre le concept d inversion volumique La pr sence de l oxyde enterr permet un meilleur contr le du potentiel dans le canal par la grille que dans le transistor MOS sur silicium massif Pour des films de silicium pais la zone de d pl tion dans le film n atteint pas l oxyde enterr nous parlons alors de transistor partiellement d pl t ou PDSOI Partially Depleted SOI Lorsque l paisseur du film est r duite et que la d pl tion atteint l oxyde enterr le film est donc compl tement d sert et la grille am liore le contr le du potentiel dans le film nous parlons alors de transistor enti rement d pl t ou FDSOI Fully Depleted SOI 1 4 4 2 Diff rences entre Si massif Bulk et SOI La mont e en puissance actuelle de la technologie SOI est li e ses nombreux atouts qui en font un des t nors des futurs dispositifs micro ondes La principale diff rence structurelle entre une technologie CMOS sur silicium massif et une technologie CMOS SOI est la pr sence d une couche isolante dans le substrat 67 Chapitre II LES STRUCTURES MOSFET VERTICALES Source Grille Drain Source Grille Drain Substrat P b Figure 11 13 Repr sentation de diverses structures de MOSFET a sur silicium massif et b sur Silicium Sur Isolant SOD Cet isolant enterr apporte de nombreuses am
109. nch through d pend principalement de la distribution du potentiel sous le canal et par cons quent des zones de d pl tion Si la surface de d pl tion proximit du drain s tend trop profond ment en direction de la source figure II 5 la barri re de potentiel la source d cro t et des porteurs sont inject s de la source vers le drain en volume Le ph nom ne de per age d pend donc fortement de la tension de drain appliqu e et de la profondeur des jonctions G S D D Punch through Substrat p Figure II 5 Extension des zones de d pl tion dans le substrat conduisant au ph nom ne de per age L 3 1 4 Effets canaux courts sur la tension de seuil Quand la longueur du canal devient proche du micron les effets canaux courts c t source et drain jouent un r le non n gligeable La figure 11 6 montre la r partition de la charge de d pl tion dans un MOS canal court La zone de charge d espace est cr e par un champ qui poss de une composante longitudinale associ e la capacit MOS grille canal et une composante longitudinale associ e la capacit de transition de la jonction n p du contact ohmique 56 Chapitre II LES STRUCTURES MOSFET VERTICALES Source Grille Drain Figure II 6 G om trie des zones de d pl tion li es la grille et aux zones source drain Un mod le simple d velopp plus tard permet de d terminer graphiquement les relations qui
110. nd fortement de la concentration des dopants dans les canaux de conduction et augmente quand cette concentration augmente III 5 5 Influence de la variation de la concentration Np de la source drain sur les caract ristiques lectriques du transistor La variation de la concentration des dopants de la source et du drain nous a permis de mettre en vidence les effets de ces variations sur le courant de sortie du transistor et sur sa tension de seuil Afin d estimer l impact de la variation de la concentration Np sur le courant du drain nous avons choisi 3 concentrations concentration Npi Np2 Nps valeur 8e 18 cm3 4e 19 cm3 8e 18 cm3 Tableau III 5 diff rentes variation en Na 133 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Nos r sultats de simulation nous permettent de constater que la variation de la concentration des dopants dans les r gions de la source et du drain n a pratiquement pas d effet sur la tension de seuil mais provoque n anmoins l augmentation de la transconductance et par cons quent entraine l augmentation du courant du drain du transistor ATLAS OYERLAY Data from multiple files 0 003 x Drain Current CA 0 0025 0 002 0 0015 z Draingel8Slog Drainde19log DrainSe19log 0 001 0 0005 o T T T T T T T T T T T T T T T T T T T T T T T T T T T T T T 0 4 o 04 08 Fe 16 z 2 4 Gate Voltage
111. ndustrie des semi conducteurs s est toujours distingu e par sa rapidit produire de nouvelles g n rations de composants toujours de plus en plus performants Cette volution est d crite depuis 1970 par la loi de Gordon Moore 1 qui pr voit un doublement du nombre de composants par circuit tous les dix huit mois L augmentation de la densit d int gration et la rapidit des circuits sans cesse croissante a abouti la r alisation de dispositifs sub microniques et l apparition de limites physiques intrins ques C est pourquoi les grands laboratoires de recherche du monde entier se sont regroup s au sein de l International Technology Roadmap for Semiconductors ITRS 2 afin de d terminer les principaux challenges technologiques Le transistor MOSFET est consid r jusqu pr sent comme tant le plus important dispositif de l industrie des circuits int gr s CI Sa taille n a cess de d croitre d un facteur de 2 tous les deux ans respectant ainsi la loi de Gordon Moore Sa consommation est elle aussi en continuelle d croissance pour chaque nouvelle g n ration de transistors con us Avec cette demande de plus en plus importante de dispositifs plus grande vitesse plus faible consommation et plus forte densit d int gration la taille du transistor n a cess de d croitre passant ainsi de quelques microm tres quelques nanom tres C est ainsi que le transistor MOSFET conventionnel a a
112. ne r sistance lin aire En effet dans ce cas l quation 1 46 se transforme en F sortie Tp on L W Hef Coxef 1 Vos Vy eq 1 47 Ainsi le rapport entre la tension et le courant de sortie ne d pend que de la tension Ves il s agit d une r sistance contr l e par la tension grille source Dans ce contexte la r sistance de sortie du transistor s appelle rpsow pour souligner le fait que c est la r sistance ON du commutateur r alis partir de ce transistor 35 Chapitre I LES TRANSISTORS MOSFETS IV 4 Mod le petit signal complet Prenons en consid ration les capacit s intrins ques 19 le sch ma quivalent du model petit signaux est 1llust sur la figure qui suit Figure 1 24 Mod le petit signal complet 8 9 IV 5 Transistor MOS en Model Haut Fr quence Les performances de rapidit des transistors MOS sont fortement d grad es par la pr sence des l ments parasites du dispositif Le but de cette partie est d analyser le comportement du transistor MOS en haute fr quence La premi re tape est de d velopper un outil permettant d extraire et de mod liser les l ments parasites Cette tape permettra de quantifier les contributions relatives intrins que extrins que au fil des technologies de 0 35 nm 90nm et d analyser l influence des l ments extrins ques sur les performances de rapidit Actuellement les dispositifs CMOS RF pr sentent une fr q
113. nsion De Seuil Et Tension De Pincement HI 5 1 La Tension du seuil La tension du seuil Vr du transistor en dessous de laquelle le courant de drain s annule est d finie comme tant la valeur de la tension de grille qui annule la conductance de sortie faible tension drain source Elle s exprime par la relation In 0 Vo VG VT VD 0 0 L annulation par rapport Vp l expression de courant de drain correspond a Vr Q Cox D ms 2Dr 2 Dr Ps cann eq 11 31 Cette expression qui traduit physiquement l annulation de la charge totale des porteurs minoritaires au droit de la source montre que la tension de seuil est essentiellement contr l e par la valeur du dopage Ns et est ind pendante du profil de dopage dans le reste du canal La valeur lev e de Ns conduit une tension g n ralement positive III 5 2 La tension de pincement Les caract ristiques th orique Ip Vp passent par un maximum pour une tension de drain Vp appel e tension de pincement qui ob it a la relation implicite suivante Zuo Cox L 1 V o Vi 2DFN PV Vy2DF Dsp Vy 2DF IYLEo 0 eg 11 32 95 Chapitre II LES STRUCTURES MOSFET VERTICALES Une approximation du premier ordre de la valeur de V d duite de de cette relation est Vi 2 r V Bgo 1 4V Dgp 1 eq 11 33 On admettra que l hypoth se de saturation parfaite est v rifi lorsque la tension de dra
114. nt sous la diffusion du P dans la r gion de drift Avec cette nouvelle configuration g om trique la diode constitu e par la diffusion P de canal et par la couche pitaxi e faiblement dop e N qui soutient classiquement la tension appliqu e est remplac e par des zones alternativement dop es N et P A l tat bloqu les r gions P agissent comme des diviseurs de champ lectrique et donc de potentiel Il est ainsi possible d augmenter sensiblement le dopage des couches N La figure en dessous pr sente la coupe sch matique de deux cellules l mentaires d un composant FLIMOS de puissance comprenant a un lot b plusieurs lots flottants P Grille en poly SiO2 Grille en poly SiO2 Source Source Ilots de type P Ilots de type P Figure 11 25 Coupe sch matique du transistor Vertical FLIMOS 78 Chapitre II LES STRUCTURES MOSFET VERTICALES Pour les basses tenues en tension BVdss lt 100Volts les composants lots flottants semblent plus int ressants en effet pour qu ils puissent rivaliser les composants Superjonction devraient alors utiliser des bandes verticales N et P tr s fines ce qui n est pas technologiquement r alisable ce jour Quoiqu il en soit si on compare les transistors FLIMOS avec les composants MOS limite conventionnelle du silicium leur r sistance sp cifique est en effet inf rieure quel que soit le nombre d lots la limite conventionne
115. ntacts et des interfaces a Les contacts La commande CONTACT sp cifie le travail de sortie du m tal utilis comme contact pour les lectrodes de la structure Pour des processus de fabrication plus facile le m tal est remplac actuellement par un poly silicium Exemple Contact name grille n poly Cette instruction d finie un contact pour la grille base de polysilisium de type n 115 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL b l interface Dans la simulation Atlas la concentration des charges sur l interface S1 S102 est prise en consid ration Cette concentration est d finie par le param tre qr une valeur de 3e10 cm2 est repr sentative pour les interface Si Si02 dans le simulateur Atlas L instruction de d finition est la suivante interfaceqgf 3e10 3 2 4 d finition de la m thode d it ration Le Simulateur Atlas peut utiliser plusieurs m thodes num rique pour calculer les solution des quations pendant l ex cution du programme Pour les diff rents mod les qui existent il y a trois types de m thodes de r solutions techniques La M thode de GUMMEL La M thode de NEWTON La M thode BLOCK Pour la m thode de GUMMEL elle est utilis e pour la r solution des quations a une seule inconnue et des variables fix es constantes la r solution se faite d une mani re it rative jusqu la solution est achev e La deuxi me m thode de NEWTON est la m thode la pl
116. ntiel au niveau de la source Les r sultats de simulation que nous avons obtenus et permettant de mettre en vidence l effet DIBL dans notre structure sont pr sent s sur la figure qui suit 135 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS OVERLAY Data tram matie mes Drain Current A JogiD G VDe0 1 _ ogiO VG VD 1 5 tr OZ Lt O6 0s 1 12 14 15 Gate Voltage W Figure III 28 Mise en vidence du DIBL On remarque bien l existence du DIBL Le ph nom ne de DIBL est pris en compte lorsque le transistor travail en r gime sous seuil ou faible inversion et concerne le potentiel de surface En effet la distribution du potentiel dans le canal d pend la fois du champ transversal contr l par la tension de grille et du champ longitudinal contr l par la tension de drain Un accroissement de la ZCE cot drain provoque alors l abaissement de la barri re de potentiel source substrat Cet effet est plus remarqu que la tension du drain augmente et que la longueur du canal diminue L effet DIBL peut tre mesur par le d calage de la courbe de transfert en r gime sous seuil AVr devis par AVS entre deux courbes r sultant de deux tensions de drain Vp 0 1 Vi 1 5v On peut aussi noter en exploitant cete caract ristique log I5 V amp s que le courant de fuite Iopr qui est d finie comme le courant Ips Vos 0 d pends de la tension de pol
117. ography has given rise to new architectures for MOSFETS with a vertical orientation of the channel This process has among other things a better control of these short channel effects Our work has allowed us to study theoretical and to simulate a vertical channel MOSFET This work has been performed using ATLAS SILVACO TCAD software and allowed us to examine the electrical characteristics of a such structure for which we were able to examine some parameters variation effects on these electrical characteristics Key words MOSFET vertical n channel MOSFET SILVACO TCAD ATLAS gail 1 5325 Y olia Aer Ci all AUS sinll gl Qi aag iadi CMOS balss o a 5 Sn De G dual ile deug sul Jab GISI La dll pas As UNI CLS je pes G adili Vis co CLS jall oda Lolo Ligues oll LGV 3 pull cul gif olly cc pes SLR Bas aiil y Le Gi YI MOSFET paal Ha ia Jdi seli mau Lil je shl ph pill As Ca ay Le Lala 3 a ASINI delall glasa g Ainali halasi yeb ol AY od Jid JASI Saill Ce GLi il l ils y A gae si 53 gia ilill ya gaa Sy jai QI h ai loge sii MOSFET sin il il ALLE a Gai hall ia mai ATLAS gai ua Yl SILVACO TCAD Hlad gali y Jhai ipa gae Uii Hiu ga giu 33 VMOSFET Nas Np Ge dS DSi iais to Jal dhang Lg inadi l oE yal halpis palaai yan ai ll LE A Vry l 55 In adl ji le ail aag n pye i AL gaal ju il MOSFET Had gaal pull Agati alas ATLAS SILVACO TCAD Stadl aliy n MOSFET INTRODUCTION GENERALE Introduction g n rale Depuis plus de 30 ans l i
118. ompacts actuels reproduire les caract ristiques observ es sera tudi e Lors de cette valuation les parties extrins que interm diaire et intrins que seront l aussi distingu es La premi re tape est donc de s parer pr cis ment les diff rentes parties du transistor commencer par les l ments extrins ques et interm diaires Pour cela il faut d velopper une m thode d extraction ind pendante de la technologie consid r e qui permettra d extraire ces l ments convenablement de la mesure puis de mod liser leur influence V EXTRACTION DES ELEMENTS PARASITES INTRINSEQUE ET EXTRINSEQUE Du point de vue mod le le MOS est d compos en deux parties le mod le compact mod le physique pour la partie intrins que et des l ments R et C rapport s pour tenir compte des parties interm diaire et extrins que Figure 1 25 sch ma de base d un transistor MOS des l ments parasites intrins que et extrins ques 11 37 Chapitre I LES TRANSISTORS MOSFETS Le symbole du MOSFET repr sente la partie intrins que la partie du sch ma entour e en pointill s limite la partie interm diaire li e l architecture MOSFET ce qui est en dehors appartient la partie extrins que li e au masque On se base sur les param tres d un sch ma quivalent dont on peut calculer les expressions analytiques d une part et sur les param tres mesur s d un dispositif d
119. ongueur de grille et d une d pendance en Vgp ce qui est suffisant pour le fonctionnement d un nMOS Vgs gt 0 11 V 2 Capacit grille source extrins que Cgsext En pratique il est impossible d isoler la capacit puisque la structure est en source commune Mais le MOS tant sym trique on consid re que CGsext SE comporte de la m me mani re que Ceopex Si cette hypoth se est r aliste la composante li e au recouvrement la structure du dispositif n est pas sym trique et en toute rigueur les capacit s de bord grille drain et grille source ne sont pas les m mes on peut cependant estimer que les composantes d pendantes de L de CGsex t Copex sont peu importantes et que cette dissym trie a une influence limit e Le mod le utilis est donc le m me les param tres galement La seule diff rence r side dans le fait que Copex d pend de Vgp alors que Cesext d pend de Vgs 11 V 3 R sistance de grille Rp Cette r sistance regroupe e la r sistance de contact entre le m tal et le siliciure de la grille e la r sistance due au siliciure e la r sistance d interface entre le siliciure et le polysilicium de grille La grandeur extraite ici est RGc Re I Y eq T 48 Il s agit de la r sistance totale vue de la grille lorsque le transistor est en r gime d inversion forte Or cette grandeur inclut la r sistance du canal qui est distribu e par rapport aux capacit s d invers
120. p lectrique perpendiculaire d l application d une tension entre la grille et le substrat qui sont s par s par un isolant Le syst me est une capacit surfacique de l oxyde par unit de surface Cox du condensateur plan C x F m dont le di lectrique est constitu par l oxyde et les armatures sont la grille et le semi conducteur l interface entre le semi conducteur et l oxyde appara t une fine couche de charges inh rente au processus de fabrication Ces charges sont soit des impuret s soit des atomes de silicium ayant des liaisons manquantes Le semi conducteur de base est form d un grand nombre d atomes de silicium neutres Un faible nombre de dopants des atomes de Bore pour le silicium p sont ajout s pendant la fabrication du dispositif Ces atomes sont fixes charg s n gativement et associ s chacun un trou mobile Oxyde Di lectrique Semiconducteur Figure 1 7 Capacit MOS De mani re id ale le principe est comparable celui d un interrupteur qui contr le le passage d un courant travers En effet le fonctionnement est bas sur la modulation du transport d une densit de charge dans une couche semi conductrice canal par le biais du champ lectrique qui est lui appliqu perpendiculairement La cr ation des porteurs de charges les lectrons pour les 12 Chapitre I LES TRANSISTORS MOSFETS nMOSFET les trous pour les pMOSFET par effet de champ est r gi
121. p r par rapport l lectrode de substrat et E un champ critique Les ordres de grandeur des divers param tres sont les suivant Ho mobilit a champ faible pour les electrons comprise entre 300 cm 2 v s correspondant aux valeurs extremes dans les plans lt 111 gt V vitesse limite egale au produit us o a t m sur par FANg et FOWLER Ces auteurs donnent respectivement e D une part dans la direction lt 100 gt 6 5 0 5 10 cm s e D autre part dans la direction lt 111 gt 5 5 0 5 10 cm s Valeurs plus faibles que celle obtenues dans le volume 10 cm s III 3 2 2 Les variation de la transconductance en fonction de la tension de grille Compte tenu de relation vitesse champ pr c dente l analyse th orique g n ralement propos e pour expliquer la saturation de la transconductance est la suivante Les charge de la r gion d peupl tant n glig es devant celle de la r gion invers le courant traversant la section droite d un l ment diff rentiel du canal de longueur dy est gale Ip uZCox Vs B db dy nassu eq IL 13 Ou Cox est la capacit de l oxyde par unit de surface et Vo la tension appliqu e entre la grille et le substrat Cette quation diff rentielle a variables s parables et pour y variant entre 0 et L D entre 0 et Vp le courant du drain dans le cas d un pMOS B 1 s identifie Ip uo Z L Cox Ve Vp Vn 2 1 V LEg
122. par la polarisation V amp de l lectrode de commande la grille travers une couche isolante le di lectrique IIL 2 Diff rents Types de Transistors MOSFETs IIL 2 1 Transistors MOSFETs Appauvyrissement Pour un MOSFET appauvrissement Les deux r gions cr es sont fortement dop es de type n et jouent le r le de r servoirs d lectrons Ce sont la source et le drain Dans le MOS appauvrissement une zone suppl mentaire de type n est cr e entre la source et le drain lors les processus de fabrication ces transistors sont appel s aussi transistor mos a canal enterr Ces transistors sont passants sans l application de la tension de commande Veg normally on ils deviennent de moins en moins conducteurs au fur et a m sure que la tension de commande augmente pour se bloquer finalement au dela d une tension appell e VGsofr IIL 2 2 Transistors MOSFETs Enrichissement Les Transistors enrichissement ne comporte pas ce canal lors sa fabrication ils sont bloqu s sans l application de tension de commande normally off ils deviennent passant partir une tension de commande bien d termin e appel e tension de seuil Vrx Threshold Voltage Cette tension entraine l inversion de la nature du substrat sous la grille Source Grille V 0 Drain Souwce Grille V 0 Drain Source Grille Vs lt 0 Drain Source Grille Ves gt 0 Drain MOS appauvrissement D MOS MOS enrichissement
123. pel transport balistique se produit g n ralement pour des longueurs de grille inferieures 10 nm Car pendant le flux des porteurs de charges travers un mat riau semi conducteur ils sont susceptibles d tre dispers s par des d fauts des impuret s les interfaces y compris les phonons acoustiques ou optiques et d autres transporteurs Toutefois la distance longueur de grille soit Lg parcourue par les porteurs de charges est plus petit que le libre parcours moyen 20nm dans le silicium intrins que il est probable de ne pas rencontrer tous les v nements de diffusion dans le canal Afin de profiter pleinement du ph nom ne de transport balistique un transistor MOSFET a t con u avec double grille afin de r duire la surface du m canisme de diffusion Diminuer le champ lectrique normal et assurer une bonne interface Si S102 I 2 2 L paisseur de L oxyde L paisseur de l oxyde di lectrique joue un r le crucial de sorte qu une bonne capacit de couplage permet un meilleur control de flux de porteurs de charge a travers le canal Par cons quence un meilleur 52 Chapitre II LES STRUCTURES MOSFET VERTICALES control de l effet des canaux court Cependant il y a une limitation physique d avoir un ultra mince d oxyde de grille La miniaturisation de l oxyde de grille n est pas limit e dans la technologie de fabrication Il est possible actuellement de d poser une couche de Si O2 de l ordre
124. pes technologiques 91 Chapitre II LES STRUCTURES MOSFET VERTICALES Log Dop Source 1 Drain Figure 11 32 Profile de dopage dans une structure MOSFET verticale Il peut tre d fini en premi re approximation par la relation N y Ns exp y L log NyNs eg II 23 Ou Ns et Na repr sentent respectivement la valeur maximale du dopage au voisinage n de la source et la valeur minimale extrapol e au droit du drain La saturation de la vitesse des porteurs sous l effets du champ longitudinal et la variation de la vitesse limite sous l effet du champ transversal En premi re approximation nous d crirons les les variations de mobilit par la relation Leg Ho 1 dBs dyEo 1 VG Ps eq 11 24 Lo repr sente la mobilit a champ faible E le champ critique longitudinal au dela duquel la vitesse satur et un param tre d pendant de l paisseur d oxyde du temps de relaxation et de la masse effective des porteurs a l interface Ce param tre traduit les effets du champ transversal Dans notre cas on va n gliger le ph nom ne de l chauffement du canal du a la dissipation de puissance ainsi le m canisme de raccourcissement de canal du l action lectrostatique de la tension drain lorsque le transistor fonctionne en r gime de saturation Nous n gligeons 92 Chapitre II LES STRUCTURES MOSFET VERTICALES galement cet effet en admettant que la zone de c
125. peut tre confront quand deux transistors bipolaires npn et pnp sont proches A B ot F D SM E S D ES WANT GT QT RE N se Hem rm f l n substrat pnp l FIN s f Ja gt X Figure 1 5 Probl me de LATCHUP dans la Technologie CMOS Une impulsion transitoire de courant peut amorcer la mise en conduction d un tel thyristor parasite qui en condition normale est inactif Le latch up cr e un chemin de conduction parasite direct entre la masse et l alimentation et par cons quent cause un chauffement suppl mentaire important dans le circuit et entra ne une forte augmentation de la consommation Le court circuit engendr peut conduire la destruction du circuit si le courant de l alimentation n est pas Chapitre I LES TRANSISTORS MOSFETS contr l Le d samor age de cet effet passe g n ralement par une coupure de l alimentation et entra ne donc une r initialisation du circuit Le ph nom ne de latch up joue un r le tr s important surtout pour les syst mes spatiaux L volution technologique augmente la sensibilit au latchup des futurs circuits int gr s et le ph nom ne s av re de plus en plus g nant dans les circuits faible tension d alimentation et faible consommation Parfois le ph nom ne de latchup peut entra ner de faible changement de consommation de courant dans les circuits Alors les tests logiques ou les tests Ippo ne peuvent pas les d tecter
126. pond aussi des valeurs des param tres Pour introduire des valeurs sup rieures a 1 une autre commande peut tre utilis x mesh ou y mesh ces deux commandes doivent tre list es dans un ordre croissant sur l axe des abscis x et l axe des ordonn s y les valeur sont pr d finie en microm tre um et les valeurs n gatives sont aussi accept es Exemple x meshloc 0 10 spac 0 001 x meshloc 0 16 spac 0 005 La partie de programme x meshloc 0 10 spac 0 001 signifie que a partir du point 0 1 um au point 0 16 um l espacement est de l ordre de 0 001 de petits ordres sont recommand s pour les r gions fines au del de ces r gions l ordre de la maille peut tre d une valeur sup rieur x meshloc 0 097 spac 0 0005 espacement de 0 0005 x meshloc 0 10 spac 0 001 espacement de 0 001 110 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Le nombre de point sur une maille dans le simulateur Atlas est limit pour une simulation 2D le nombre est limit 9600 points au del de cette valeur le programme est non ex cutable Le raffinement se fait dans des r gions horizontales ou verticales et le processus peut d passer la zone consid r e Dans ce cas et pour plus de performance on peut liminer les petites mailles inclues dans les endroits qui ne les n cessitent pas ceci peut tre accomplit l aide de l instruction suivante ELIMINATE COLUMNS X MIN 0 X MAX 4 Y MIN 0 0 Y MAX 3 Cette
127. pos au Canada 22 10 1925 HENRY Mathieu Physique des semi conducteurs et des composants lectroniques LOIC Theolier Th se de doctorat conception de transistors MOS haut tension 1200 volts pour l lectronique de puissance MULLER Doroth e Optimisation des potentialit d un transistor LDMOS pour l int gration d amplificateur de puissance RF sur silicium 8 JASPRIT Singh semiconductor devices basic principles Dimitri GALAYCO R gimes du transistor MOS Unit d enseignement Elec info Enrico GILI Fabrication of vertical Mosfet witn reduced parasitics and suppression of short channel efects Analyse exp rimentale du comportement en fr quence du transistor MOS cons quences sur l approche de mod lisation en RF 1 2Emmanuel ouhana 1Patrick Scheer 2Gilles Dambrine 1 STMicroelectronics Guilhem LARRIEU Elaboration et caracterisation de transistors MOS Schottky en r gime nanom trique universit des sciences et de Technologie de Lile UFR Electronique 13 Transistor MOS Submicronic par 1 Bawedine Maryline et 2 Izamova Dilarom 14 Xiang Lei HAN Th se de doctorat r alisation et caract ristique de dispositifs MOSFET nanom triques base de r seaux denses de nanofils verticaux en silicium Universit de Lile I sciences et technologie 15 Mathieu MOREAU Th se de doctorat Mod lisation et simulation num rique des nano transistors multi grilles a mat riaux innovants
128. ramme IIL 3 1 D finition de La Structure IIL 3 1 1 D finition du Maillage Dans un programme ATLAS la premi re des chose qu on doit d finir est le maillage de la structure MESH est la commande qui suit directement la commande de lancement du Simulateur ATLAS go Atlas elle d finit le maillage au niveau des diff rentes zones de la structure La partie maillage est une s rie de d finition de lignes horizontales puis verticales ainsi l espacement entre elles cet espacement doit tre choisi en fonction des dimensions des partie de la structure les zone isolante en SiO2 dans la structure sont les zones les plus raffin es par rapport aux zones de source et drain par exemple tandis que la partie substrat peut tre d finie avec un faible maillage moins raffin car le cas des MOSFET qui sont des composants ou la conduction est surfacique il n est pas tr s judicieux de raffiner le maillage au niveau du substrat qui est consid r en fait comme un support m canique La figure suivante montre le maillage sur une partie d une structure simul sous SILVACO 109 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS Data from MOSFET str 0 09 01 0 11 0 12 0 13 0 14 Microns Figure LS illustration du maillage sur la r gion Si0 gt La syntaxe Meshspace mult peut tre utilis pour acc l rer l ex cution du programme ainsi augmenter la pr cision de la simulation qui d
129. re 1 20 Le premier graphique repr sente la relation entre le courant du drain et la tension grille source tension drain source constante telle que Vps gt Vos Vm ie en r gime de saturation Visualisant la relation entre la grandeur de sortie et la grandeur d entr e ce graphique est la caract ristique de de transfert statique du transistor soit Ips fi Vos a Vps constant Alors que la caract ristique de sortie est Ips f Vps a Vgs constant et Vps gt Vos Vn 30 Chapitre I LES TRANSISTORS MOSFETS VV b Figure 1 21 Caract ristique de transfert et caract ristique de sortie d un Transistor nMOS 8 On pourrait galement repr senter la caract ristique de transfert du Transistor en r gime lin aire mais en pratique on s int resse le plus souvent a la relation entre le courant de saturation et la tension grille source correspondante Le deuxi me graphique repr sente la relation entre le courant de drain et la tension drain source pour une tension grille source constante c est la caract ristique de sortie du transistor In f Vps Vos constant On peut ainsi dire que le Transistor MOSFET peut tre consid r comme un dip le non lin aire dont la caract ristique courant tension est command e par une tension Le dip le est forme par le canal et c est la tension grille source qui fixe sa caract ristique courant tension Ainsi la caract ristique de sortie du
130. ron lors de son d placement est transmise au cristal par l interm diaire de chocs avec les atomes du r seau Ce processus assure la dissipation thermique de l nergie potentielle perdue par les lectrons Cependant si ce champ lectrique est suffisamment intense certains lectrons de la bande de conduction peuvent acqu rir une nergie telle que leur impact sur un atome du r seau entra ne la rupture d une liaison de valence On compte donc deux lectrons 58 Chapitre II LES STRUCTURES MOSFET VERTICALES dans la bande de conduction et un trou dans la bande de valence Ainsi cr s ces porteurs peuvent suivre diff rents chemins r sum s la figure II 6 Les trous peuvent tre rejet s dans le substrat et induire un important courant de substrat Mais ils peuvent aussi migrer vers la source et cr er un abaissement de barri re la jonction source canal Il se produit alors une injection d lectrons suppl mentaires de la source vers le canal Cet ensemble source drain canal travaille comme un transistor n p n dont la base canal est flottante et le collecteur drain se trouve dans des conditions d avalanche 10 13 Figure II 8 Porteurs g n r s par ionisation par impact la jonction canal drain 1 Les trous peuvent cr er un courant de substrat 3 ou cr er un abaissement de barri re en migrant vers la source 2 ce qui produit une nouvelle injection d lectrons dans le cana
131. rs Cette tude nous permettra d obtenir des expressions analytiques de diff rentes grandeurs caract ristiques Nous introduirons ensuite la notion du transport des porteurs dans le canal de conduction avant d aborder les enjeux associ la progressions des performances du transistor MOS L id e initiale amenant la conception de ce composant fut de contr ler le passage de courant dans un mat riau par une commande Cependant un mat riau isolant ne pouvait convenir car le courant traversant un isolant est nul un conducteur semblait peu utilisable car le champ ne p n tre pas dans un conducteur Le semi conducteur apparut alors comme le bon mat riau puisqu il offrait les deux propri t s de base possibilit de laisser passer un courant et p n tration du champ l int rieur Le premier dispositif a t imagin et brevet par Juluis Lilienfield en 1933 4 Ces brevets illustrent le principe g n ral du contr le de la conduction d un semi conducteur Le mat riau semi conducteur choisi tait le sulfure de cuivre pr sentant un comportement de type p Il n a pas connu un grand avenir par la suite mais le principe tait pos Ces dispositifs taient du type MOS appauvrissement Le principe du MOS appauvrissement est de rejeter les porteurs hors du canal de conduction en appliquant une tension Ce n est qu en 1948 que Bardeen eut l id e de reprendre ce principe mais en cr ant une couche d inversion c
132. rsion en augmentant la tension appliqu e sur la grille Ce ph nom ne appara t quand la tension de grille est sup rieure une tension dite de seuil de l ordre de 0 4V Les lectrons sont fournis par la source et un courant peut circuler du drain vers la source sous l effet du champ lectrique pr sent dans le dispositif Le MOSFET est conducteur Si maintenant la tension de grille restant constante on augmente la tension du drain la diff rence de potentiel entre la grille et la zone du canal proche du drain peut devenir inf rieure la tension de seuil La couche d inversion est alors nulle en bout de canal Ce dernier r gime est appel r gime de saturation IIL 3 1 Rappel sur la notion de bandes d nergie Un semi conducteur est un mat riau lectriquement interm diaire entre isolant et conducteur En effet les valeurs usuelles de la conductivit o des isolants sont comprises entre 1 e 11 et 1 e 19 Q cm et celles des conducteurs entre 6 e7 et 1 e4 Q cm Il existe pourtant des corps qui ont une r sistivit interm diaire comprise entre 1 e3 et 1 e 6 S cm on les appelle des semi conducteurs On sait qu au sein des structures cristallines de la mati re les lectrons ont des nergies distinctes qui appartiennent certains ensembles de valeurs appel es bandes d nergies Les bandes de faible nergie correspondent des lectrons participant au maintien de la structure cristalline ce sont les lectrons
133. ructures MOSFET verticales II 2 2 1 La structure Verticale D MOSFET Les difficult s technologiques voqu es pour le transistor VMOSFETS sont r duites pour les transistors DMOSFETS dont le sch ma de coupe est repr sent sur la figure IL 19 Ces derniers font appel une technologie plus simple haut rendement Le proc d d auto alignement des diffusions sur une grille en polysilicium est relativement simple mettre en uvre dans les transistors 74 Chapitre II LES STRUCTURES MOSFET VERTICALES DMOS Ce point videmment essentiel explique le d veloppement industriel consid rable de ces composants La densit d int gration rapport p rim tre surface qu il est possible d obtenir avec des transistors DMOS multicellulaires est plus grande que celle des transistors VMOS Les structures DMOS sont fabriqu es partir de ces processus de double diffusion MOS Le drain est situ sur la face arri re de la puce comme le cas du transistor VMOS Ces structures verticales pr sentent une grande capacit parasite entre l lectrode de grille et l lectrode de drain due au positionnement du drain sous une partie de l lectrode de grille Cette capacit accentue l effet de contre r action de la sortie sur l entr e du dispositif effet Miller qui limite les performances du composant en termes de gain et de rendement et induit des pertes ohmiques importantes Grille en poly SiO2 Source Drai
134. s 0 la transconductance petit signal est gale au rapport entre la composante petit signal du courant de sortie Ip et celle de la tension d entr e Vgs lorsque la tension de sortie est constante 9 Prenons en consid ration la modulation de la longueur du canal Ibsat Hep Cox efr W 2L Vosat 1 n Vos 8m d Ip dVcs Vps constant eq 1 33 soit alors Em Leff Cox eg W L V sai 1 n V ps eq 1 34 IV 1 2 La Conductance De m me le param tre gps S appelle Conductance de sortie en r gime de petit signal Lorsque la Tension grille source est constante sa composante petit signal est nulle i e Vgs 0 ainsi que la conductance de sortie en r gime de petit signal est gale au rapport entre la composante petit signal du courant de sortie Ip et celle de la tension drain source Vps lorsque la tension grille source est constante gps d Iny dVps Vos constant eq 1 35 32 Chapitre I LES TRANSISTORS MOSFETS gps Hep Coxer W 2L Ves Vrn An eq 1 36 ZDS Th Ip eq 1 37 On parle plus souvent de la r sistance de sortie en r gime de petit signal qui est l inverse de la conductance Rps 8ps j 17 n Ip eq 1 38 IV 2 Mod le petit signal d un transistor MOS en r gime de saturation Nous commen ons par tudier le r gime de saturation car c est le r gime utilis par la plupart des circuits lin aires Et sachant que Ipsat Hej Coxe W 2L Vosa
135. s source et le drain de type compl mentaire au substrat Les porteurs forment une couche pelliculaire de charges mobiles appel e canal Ces charges sont susceptibles de transiter entre le drain et la source situ e aux extr mit s du canal figure I 1 Metal ou polysilicium Largeur du grille Z 7 rs Oxide n type Semiconducteur n source Grille n drain p substrat Figure 1 1 Transistor MOSFET Planaire structure et symbole IL 2 2 Diff rents Types de Transistors Selon le type de semi conducteur constituant le Substrat on peut distinguer deux types de transistors les transistors NMOS ou transistor a canal N con u un substrat de type p dits NMOSFET et transistor PMOS ou transistor MOS a canal P con u un substrat de type n dits PMOSFET II 2 2 1 MOS canal N Dans le cas des NMOS la grille est polaris e par une Vog positive afin de cr er une zone de d pl tion peupl d lectrons l interface SC Isolant La source et le drain sont reli s par un canal form d lectrons la diff rence Chapitre I LES TRANSISTORS MOSFETS de potentiel entre le drain le source qu on l appelle Vps et positive le sens du courant se fait la source vers le drain Substrat bulk SourceGrille Drain Drain Grille Substrat N Source Figure 1 2 Transistor MOS canal N I1 2 2 2 MOS canal P pS pour les transistors canal P la grille est n ga
136. s avec un oxyde de moins de 2 nm d paisseur L 1 1 Contexte g n ral La r duction d chelle ou scaling Les caract ristiques lectriques du transistor MOSFET peuvent tre principalement d crites par deux param tres le courant de saturation Ion et le courant de fuite Iopr un faible courant de fuite va permettre de limiter la consommation et la puissance statique dissip e Ps V pp lorr dans un circuit D un autre cot la fr quence de fonctionnement d un circuit va tre gouvern e par la r sistance et la capacit des lignes d interconnexions et le d lai intrins que du transistor t donn par T Crate Vpp lon EAEE eq II 1 Dans un dispositif Transistor il n y a pas des interconnexions on note l int r t d avoir un courant Ion lev pour obtenir une fr quence de commutation lev e mais ce n est pas une condition suffisante Le courant Ipsa Ion S exprime par Losar Leg Coxefr Wey 2Leg Vbsat avec Vosar Voc Vr q U 2 On remarque que si le courant augmente par augmentation de de Cox par la r duction de l paisseur de l oxyde ou une augmentation de la largeur W y le d lai va rester constant La r duction de la longueur de grille Lg permet en revanche d am liorer Jonet t c est sur ce principe simple qu est bas e la loi de Moore 1 elle pr voie et impose au march des semi conducteurs travers des sp cifications de l International Technology roadmap
137. s de simulation tr s proches de ceux obtenus pratiquement apr s conception en salle blanche SILVACO international et sa filiale dont le si ge se situe Santa Clara en Californie En 2006 et avec 11 bureaux dans le monde entier Silvaco a eu environ 250 employ s La compagnie livre des produits pour TCAD simulation de proc d s et de dispositif semi conducteur Les clients 102 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL sont principalement les fabricants des circuits int gr s les fonderies et les universit s et laboratoires de recherche travers le monde III 2 2 Equations de Bases et principe de fonctionnement du simulateur TCAD SILVACO III 2 2 1 Equations de bases de la physique des semi conducteurs EAV g p n N5 Ni eq U1 1 O e est la constante di lectrique V le potentiel AV le Laplacien du potentiel q est la charge l mentaire des lectrons N p et N a sont les concentrations des dopants donneurs et accepteurs ionis es n et p sont les densit s des porteurs L volution temporelle des densit s de porteurs ob it aux quations de continuit pour les lectrons et les trous On 0t Gn Un 1 q div in eq III 2 p 0t Gp Up 1 q div jp eq IIl 3 O G et U sont respectivement les taux de g n ration et de recombinaison des porteurs jn et jp sont les densit s de courant des lectrons et des trous respectivement Les d rivations bas es sur la th orie
138. s figures qui suivent Lg Lg1 Lg2 Lg3 Lg4 valeur 20nm 30nm 40nm 50nm Tableau II 3 diff rentes longueurs de grille simul es 125 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS OVERLAY Data from multiple files 0 001 gt lt X Drain Current A 0 0008 0 0006 P Drain 20nm log gt lt Drain 30nm log gt lt x Drain 40nm log 0 0004 0 0002 0 4 o 0 4 0 8 12 1 6 Gate Voltage V Fig IIL 16 Caract ristiques Ip Vas pour diff rentes longueurs de grille ATLAS OVERLAY Data from multiple files 0 0018 X Drain Current A 0 0016 0 0014 0 0012 0 001 ID VDS for LG 20nm D VDS for LG 30nm D VDS for LG 40nm D VDS for LG 50nm 0 0008 0 0006 0 0004 0 0002 Fig II 17 Caract ristiques Ip Vps pour diff rentes longueurs de grille 126 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL On remarque sur la caract ristique de sortie Ips Vps que le courant de saturation de drain augmente quand la longueur de la grille diminue En diminuant encore plus cette longueur et pour une valeur typique de Lg la tension de saturation risquerait d augmenter fortement et la grille perdrait son contr le sur le transistor On remarque aussi que la tension de seuil est affect e par la variation de la longueur de la grille et augmente quand cette longueur augmente
139. s nous sommes particuli rement int ress s dans ce chapitre au transistor MOSFET conduction vertical grille unique et qui a fait l objet de notre tude Le troisi me et dernier chapitre a t consacr la pr sentation des r sultats de simulation que nous avons obtenus par le biais du logiciel SILVACO TCAD 3 avec lequel nous avons tout d abord con u notre transistor vertical et par la suite simuler ses caract ristiques lectriques Nous avons par la suite pu examiner les effets de la variation de certains param tres de cette structure verticale telle que la variation de l paisseur de l oxyde de la longueur de la grille de la concentration Np des dopants de la source et du drain de la concentration des dopants du canal sur les caract ristiques lectriques du dispositif soit sur son courant de drain sa tension de seuil Pour finir nous avons pu mettre en vidence l effet DIBL qui est un des effets canaux courts et qui se manifeste dans les MOSFETs de petites dimensions CHAPITRE I LES TRANSISTORS MOSFETS Chapitre I LES TRANSISTORS MOSFETS I INTRODUCTION Ce premier chapitre sera consacr l explication du fonctionnement du dispositif de base de la micro lectronique actuelle le transistor MOS La grande majorit des circuits int gr s logiques et analogiques sont fabriqu s en combinant des transistors de type MOS et des composants passifs principalement des r sistances et des condensateu
140. sion de seuil entre 10 et 20 mV pour une technologie 0 35 um et une l g re augmentation du courant de fuite comparativement aux technologies CMOS sur silicium massif 68 Chapitre II LES STRUCTURES MOSFET VERTICALES II LES STRUCTURES MOSFETS VERTICALES IL 1 Introduction L volution des processus de fabrication des Transistors MOSFETs se basaient principalement sur les techniques de d position des mat riaux afin de r duire les dimensions du canal et l paisseur de l isolant qui repr sentent la zone active du composant L apparition du proc d de l implantation ionique permis de concevoir dans des chelles submicroniques et a donner une nouvelle structure pour les transistors MOSFETS dont la source le substrat et drain sont superpos s verticalement IL 2 Les Transistors Mosfets Verticales Cette structure MOSFET est appel e verticale elle est caract ris e par le d placement Vertical des porteurs de charges travers la zone de d pl tion entre la source et le drain Ces derniers sont r alis s de mani re qu ils soient superpos s d cal s et s par s par une couche de semi conducteur de type diff rent qui sert un substrat afin d obtenir un canal vertical de longueur partielle de l paisseur du substrat Drain Figure IL 14 sch matique d un MOSFET Vertical II 2 Les Structures MOSFET Verticales Courantes Dans la premi re partie de ce chapitre nous avons
141. sion dite de seuil le courant ne peut alors pas circuler La tenue en tension BVdss ou tension de claquage d un transistor MOS est par d finition la tension maximale qui peut tre appliqu e entre drain et source l tat bloqu c est alors la zone de transition appel e zone de drift de la jonction de drain qui supporte la tension Compte tenu de la configuration multicellulaire des structures MOS de puissance c est sur les bords l o la courbure de jonction est maximale que pourrait s effectuer la limitation en tension par le ph nom ne de claquage par avalanche 9 Le deuxi me dit passant ou de conduction appara t lors de l application d une tension de grille sup rieure la tension de seuil Il se caract rise par l apparition d une zone d inversion dans le canal permettant ainsi le passage du courant de drain dont la valeur est limit e par les contraintes g om triques technologiques de la structure et par les tensions appliqu es Lorsqu un transistor fonctionne l tat passant il se comporte comme une r sistance not e Ron qui impose une chute de tension aux bornes du composant Cette chute de tension V ps a tout simplement pour expression Vos Ron lp Dr some Eq 9 La r sistance l tat passant est un des param tres les plus importants pour un composant de puissance plus cette r sistance est faible plus les pertes en conduction sont faibles Pp Vps 1p Ron lp ENT eq
142. sur le potentiel dans le canal Le ph nom ne de d pl tion de grille peut tre limin par l utilisation d une lectrode m tallique elle offre en outre la possibilit d ajuster la tension de seuil des dispositifs L ajustement de la tension de seuil se fait par le biais de l ajustement du travail de sortie de la grille m tallique Parmi les mat riaux m talliques potentiellement au c ur des recherches dans ce domaine se trouvent les mat riaux de type midgap dont les travaux de sortie sont identiques celui du silicium Nous pouvons citer le CoS12 et le TiN comme exemples de mat riau de ce type I 3 7 Probl mes li s au Dopage Une autre difficult s rieuse dans la mise au point des nanoMOS r side dans la r alisation des diff rents dopages canal et caissons n cessaires pour contrer les effets canaux courts La r alisation de profils de dopage complexes dopage r trograde halos et poches caract re abrupt du profil de dopage entre caissons source drain fortement dop s et canal faiblement dop dans des dispositifs de plus en plus petits r v le technologiquement des difficult s croissantes notamment si l on d sire une parfaite reproductibilit d un transistor un autre sans aucune dispersion des caract ristiques Le nombre d impuret s dans le canal participant l laboration du courant est de plus en plus faible de par la r duction croissante des dimensions du canal titre d illustrat
143. t la fronti re entre le r gime bloqu et le r gime de saturation Ainsi la valeur minimale de la tension d entr e est donn e par VGsmin Vm 1 v dans notre cas Pour calculer la tension d entr e pour laquelle le transistor quitte la zone de saturation et se retrouve dans la zone lin aire i e la valeur maximale de la tension d entr e il faut utiliser l quation 7 48 et la condition limite entre la zone lin aire et la zone de saturation Vps Vgs Vm Il faut donc r soudre le syst me 47 Chapitre I LES TRANSISTORS MOSFETS Vpp Ip Vp Vg R Vp Vp VG Vm Pour l expression de on peut utiliser n importe quelle formule celle du r gime lin aire ou du r gime satur vu que l on s int resse la fronti re entre les zones et que la fonction Vos Vps est continue La tension Vgs Obtenue donne la valeur maximale de la tension d entr e VGsmax Connaissant ces deux tensions nous pouvons donner la tension d entr e correspondant au point de fonctionnement au milieu entre les valeurs extr mes et l amplitude maximale de la tension d entr e la moiti de la longueur de cet intervalle VII CONCLUSION Dans ce premier chapitre nous avons pu pr senter bri vement les principes de base et de fonctionnement de transistor MOSFET sur substrat massif canal long en introduisant ses principes de base et son fonctionnement Ce composant poss de Plusieurs avantages et inconv nients qui d pondent notamment des
144. t la quantit gDm qDs varie en fonction du dopage du SC Pour l Aluminium le travail de sortie gDm 4 1 eV et le Poly Silicium Silicium Poly cristallin poss de un travail gs 4 05 eV por le n et 5 05 eV pour le p la figure montre la variation de la barri re de potentiel en fonction du dopage Pour les diagrammes de bande on constate deux cas consid rons tout d abord que le syst me est isol r gime de bandes plates Apres quilibre thermique change d nergie le niveau de fermi reste constant et le niveau du vide doit tre continu donc il ya courbure vers le bas des bandes a la surface oxyde SC du a la d f rence des travaux de sortie entre le m tal et le SC Ainsi le m tal sera charg positivement et le SC n gativement Pour v rifier la condition de bandes plates on applique une tension gale a la diff rences des travaux de sortie cette tension est appel tension de bandes plates IIL 5 2 Pi ges d interface et Charge d oxyde En plus de la barri re de potentiel les caract ristique de la structure MOS sont aussi affect es par la pr sence de charges dans l oxyde et d un niveau pi ge l interface SiO2 Si Nous consid rons pr sent la modification de la position nerg tique d un pi ge situ la profondeur Yt dans l isolant de grille vue de l interface en fonction du potentiel de grille Le pi ge est situ au niveau nerg tique Eto 25 Chapitre I LES TRANSISTORS
145. t montrer par analyse num rique que la Z caract ristique Zm Ho Cox fonction de la tension Ve Vr figure 1 34 est une courbe qui pr sente une partie lin aire croissante de pente unit puis passe par un maximum et reste tr s plate autour de ce maximum 7 9 Ce maximum volue en fonction non seulement du param tre LE figure 11 34 mais aussi en fonction du potentiel W Figure 11 35 96 Chapitre II LES STRUCTURES MOSFET VERTICALES Par suite nous utiliserons sur la caract ristique gm Vo le potentiel V qui est d fini comme l ecart de tension de grille comprise entre la tension de seul et et le point d abscisse correspondant a l intersection de la tangente au point V amp Vr et de la tangente horizontale au maximum de la transconductance figure 1134 Ce potentiel V n est fonction que des potentiel et LE S K V LEo 12V LEo 8V LEo SV LEo 3V VeV 6 9 12 Figure 11 34 Variation th orique de la transconductance rapport au param tre K K lo Z Cox en fonction de la tension de grille pour diff rente valeurs de LE avec Y 20v Sm max A V 0 3 0 2 0 1 0 10 30 40 PV Figure 1L35 Variation th orique de la transconductance Maximale en fonction du param tre P po Cox 0 14 A V On 0 65 V LEo 5V 97 Chapitre II LES STRUCTURES MOSFET VERTICALES Y 40v Y 20v Y 10v LEo v
146. tent notamment en vidence que la part relative de ces l ments parasites augmente au fil des g n rations technologiques VI ETUDE D UN ETAGES SOURCE COMMUNE On parle d un tage source commune lorsque la source du transistor est raccord e au potentiel de r f rence De m me il existe des montages avec drain commun et avec grille commune Un tel tage est g n ralement compos d un transistor et d une charge La charge est raccord e entre le drain et la borne positive de la source d alimentation si le transistor est _a canal de type p c est la borne n gative La charge est g n ralement un dip le non lin aire mais elle peut tre une simple r sistance Dans ce paragraphe nous pr sentons une approche pour analyser qualitativement un tage source commune 7 111 41 Chapitre I LES TRANSISTORS MOSFETS VI Etage source commune avec une charge r sistive caract ristique de transmission statique Soit un tage source commune pr sente sur la figure On consid re que la grandeur de sortie est la tension de drain Vp dans ce cas la tension Vp est gale la tension Vps vu que la source est raccord e la masse On cherche alors tablir une relation entre la tension de sortie V et la tension d entr e Vgs Exprimons la loi des mailles pour la maille de sortie source d alimentation Vpp la r sistance R le canal du transistor Vop DV Vo R Vh eq 1 54 On peut r soudre cette qu
147. tivement polaris la zone de d pl tion l interface SC Isolant est peupl e par des trous le canal de conduction est form de trous et la tension Vps doit tre n gative pour drainer ces trous Le courant circule dans le m me sens du d placement des trous soit alors de la source vers le drain Substrat na bulk Source Grille Drain rain LLLLDIIO lle N N Grille Substrat P Source Figure 1 3 Transistor MOS canal P II 2 3 La Technologie CMOS II 2 3 1 D finition CMOS est une abr viation anglaise de Complementary Metal Oxyde Semiconductor Cette technologie qui utilise deux types de transistors nMOS et pMOS sur la m me plaque de silicium Des caissons de type p sont labor s et consid r s comme substrat commun pour tous les transistors canal n du circuit qu on veut r aliser un autre caisson de type P est utilis pour les transistors pMOS Cette technologie fut utilis e depuis 1968 Elle s est perfectionn e et repr sente aujourd hui 90 des circuits int gr Chapitre I LES TRANSISTORS MOSFETS fabriqu s Deux technologies peuvent tre utilis es lors le d p t de la grille m tallique ou en poly silicium Dans la technologie grilles m talliques on utilise le m me m tal g n ralement de l aluminium que celui qui permet d interconnecter les diff rentes lectrodes du circuit pour r aliser les
148. transistor est la caract ristique courant tension du dip le que le transistor repr sente en sortie entre le drain et la source IV Comportement fr quentiel du transistor MOS IV 1 Transistor MOS en r gime petit signal Dans le r gime petit signal un l ment non lin aire fonctionne en permanence en un seul r gime en exploitant des zones de ses caract ristiques assimilable des droites Nous tudions le comportement petit signal d un transistor en deux r gimes r gime ohmique et r gime satur Avant nous 31 Chapitre I LES TRANSISTORS MOSFETS pr sentons quelques g n ralit s sur l analyse des quadrip les non lin aires en r gime petit signal Les bases th oriques de l analyse petit signal d un transistor MOS repr sent par un quadrip le non lin aire Lorsqu une grandeur d pend de plusieurs arguments d une mani re non lin aire l analyse petit signal s effectue dans l hypoth se que les arguments et la grandeur de sortie s cartent peu du point de fonctionnement On s int resse aux variations de la grandeur de sortie Ib Vps Pour cela on cherche son diff rentiel Le diff rentiel d une fonction de trois variables s exprime comme y Y Y d fix y z TPE dx 720 440020 de E eq 1 32 IV 1 1 La Transconductance On appelle le param tre g Transconductance petit signal Lorsque la tension drain source est constante 14 la composante petit signal de cette tension est nul i e Vp
149. ts de simulation que nous avons obtenus sont donn s dans ce qui suit 128 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS ATLAS Data from Gate 1nm log Data from Gate 15nm log 0 006 XX Drain Current 4 XX Drain Current A 0005 0 004 0 003 0 002 0 002 0 001 o o certe CT COLLE 05 1 15 2 25 3 35 0 05 1 15 2 25 3 35 Drain Int Voltage Y Drain Int Voltage Y o Ib Vps pour tox 1nm Ib Vps pour tox 1nm Fig HI 19 Caract ristiques Ip Vps pour diff rentes valeurs de tox Nous pouvons tout de suite remarquer que m me une faible augmentation de l paisseur de l oxyde a une influence sur le courant de sortie du transistor En effet nous avons pu faire varier cette paisseur en prenant deux valeurs soit tx l1nm ett 1 5nm Nous avons alors remarqu que le courant du drain augmente quand l paisseur de l oxyde diminue ce qui tait en fait pr visible La figure qui suit permet de mettre en vidence l effet se la variation de cette paisseur en reportant sur le m me graphe les caract ristiques de transfert puis sur un deuxi me graphe les caract ristiques de sortie pour deux valeurs de l oxyde de grille soit Inm et 3nm 129 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL ATLAS OVERLAY ATLAS OVERLAY Data from multiple files Data from multiple files XX Drain Current 4
150. tteint ses limites physiques conduisant la recherche de technologies alternatives car avec la r duction consid rable de sa g om trie des effets ind sirables connus sous le nom d effets canaux courts apparaissent alt rant son bon fonctionnement le rendant inop rable telle qu il fut con u au d part et conduisant alors trouver des solutions alternatives incluant l utilisation de nouveaux mat riaux pour remplacer le silicium largement utilis jusque l et de nouvelles architectures tels que le MOSFET vertical les SOI MOSFETS les DGPE SEC sis Il est cependant important de rappeler que pour des applications hautes puissance le transistor MOSFET vertical est celui qui s adapte le mieux Introduction g n rale C est ainsi que le travail que nous avons effectu dans ce m moire a consist concevoir sous environnement SILVACO un transistor MOSFET canal vertical et de d terminer ses caract ristiques lectriques Ce travail a fait l objet de 3 chapitres Le premier chapitre destin l tude th orique du transistor MOSFET conventionnels dit sur substrat massif ou bulk Au second chapitre nous avons tout d abord pr sent les effets ind sirables des MOSFETs conventionnels et avons pu pr senter bri vement de nouvelles architectures de transistors MOSFETs et qui peuvent tre consid r s comme les ventuels candidats permettant de remplacer le MOSFET conventionnel conduction planaire Nou
151. u dispositif Les mod les physiques que TCAD utilise dans ses tudes sont les mod les de Mont Carlo de Pearson de Fermi de Lombardi de Fermi Dirac et de SRH Shockley ReadHall IL 2 2 2 ATHENA Le logiciel de simulation de process ATHENA de TCAD SILVACO fournit des possibilit s g n rales pour la simulation des processus utilis s diff rentes tapes technologiques dans l industrie des semi conducteurs diffusion oxydation implantation ionique gravure lithographie proc d s de d p t Il permet des simulations rapides et pr cises de toutes les tapes de fabrication utilis es dans la technologie CMOS bipolaire SOI opto lectronique MEMS et les composants de puissances L aussi le logiciel permet de fournir des informations importantes pour la conception et l optimisation des proc d s technologiques telles que les concentrations des porteurs les profondeurs de jonctions etc Le programme de simulation d fini comme entr e des diff rentes tapes technologiques et les ph nom nes physiques s tabli avec le module 104 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL DECKBUILD de TCAD SILVACO puis la visualisation de la structure de sorties s effectue avec le module TONYPLOT C Editeur de Structure Programme et maillage execut Fichier structure ATHENA Simulateur de Processus de fabrication de fichier TonyPlot 3 Outils de Fichiers visualusation
152. uence maximum d oscillation jusqu 280 GHz Or les performances de rapidit d un dispositif sont fortement d grad es par la pr sence d l ments parasites qui sont de plus en plus d terminants Dans le but de classer ces l ments on peut d composer le MOS en trois parties e une partie intrins que qui Joue le r le actif et utile du transistor e une partie extrins que interm diaire constitu e d l ments provenant de l environnement li l architecture du MOSFET par exemple les capacit s de recouvrement ou de jonction les r sistances des diffusions source drain 36 Chapitre I LES TRANSISTORS MOSFETS e une partie extrins que constitu e des l ments parasites provenant de l environnement li au masque par exemple les r sistances de poly silicium de grille de contact et les capacit s d interconnexions cette partie peut en th orie tre optimis e par le concepteur La fr quence maximum d oscillation de la partie intrins que peut donc tre bien plus importante que celle du dispositif mesur L objectif est d tudier le comportement du transistor MOS partir de donn es acquis exp rimentalement et d analyser le r le des trois diff rentes parties du MOS nonc es pr c demment sur les performances du dispositif en terme de fr fmax et de bruit Cette tude s tend plusieurs technologies A chaque tape de l analyse l aptitude des mod les c
153. un courant sup rieur a une valeur critique Ou encore l existence de deux parties lin aires de la caract ristique gm Vo transconductance tension de grille la premi re partie relev e faibles tensions de grille soit croissante la deuxi me et horizontale et constante BA gm mA v 0 75 300 0 50 200 0 25 100 Vg v Ve v 0 2 4 6 0 1 2 lt 6 Figure IL 30 Caract ristique statique Ip Va et gm Vo pour Vp 10 volt II 3 2 Le Model classique Il est bas sur la prise en compte de la r duction de mobilit de porteurs sous l effet de champ lectrique longitudinal et de l existence d une vitesse limite dans la couche d inversion IIL 3 2 1 La loi vitesse champ lectrique Les tudes exp rimentales effectu es par FANG et FOWLER reposent sur la mesure de la conductance G d un transistor MOS dont la longueur du canal L et l paisseur de l oxyde X sont respectivement gales 10 86 Chapitre II LES STRUCTURES MOSFET VERTICALES microns et 1 microns Ces dimension g om triques permettent d atteindre des champs lectriques longitudinaux lev s de l ordre de 3x10 V cm tout en vitant les effets de raccourcissement du canal La vitesse v des porteurs en fonction du champ lectriques est obtenue a partir de l expression suivante V G E L Z q Nm o eq IL11 E est la valeur moyenne du champ longitudinal dans la direction source drain Z la
154. us r pandu dans les programme Atlas elle est utilis e pour r soudre des syst mes d quations plusieurs inconnues La troisi me m thode est une combinaison des deux m thodes elle est utiles pour les syst mes d quation mixtes L instruction suivante d finie la m thode Newton pour le calcul method newton itlimit 20 trap atrap 0 5 maxtrap 3 autonrnrcriterion 0 1 tol time 0 005 dt min 1e 25 116 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL la commande itlimit fixe le nombre d it rations atrap indique le facteur de r duction pour une it ration maxtrap estle total des pas de calcul Nrceriterium est le minimum du rapport de Jacobien r utilis tol timeest le temps maximal pour une it ration dt minest le temps minimal pour un pas Pour obtenir des r sultats plus performants on peut introduire un nombre important d it ration de nombre de pas et une petite valeur de dt min IIL 3 2 5 D finition des Solutions Cette Commande sert calculer les caract ristiques du composant durant l ex cution du programme elle fonctionne une fois une ou plusieurs lectrodes sur lesquelles est appliqu une tension Les diff rents instructions inclues dans cette partie sont l Solve init Cette solution est n cessaire quand aucune solution n existe au pr alable dans le programme La premi re estimation pour un potentiel et une concentration en porteurs d finis d pend du dopag
155. ut tre command soit par un d p t de film ou par une gravure anisotrope sec Actuellement la structure en grille entourante est utilis e principalement pour l int gration de transistors base de nanofils pour adresser de la longueur de grille ultra courte 73 Chapitre II LES STRUCTURES MOSFET VERTICALES Source Source SiO2 Grille Entour e all around Grille Entour e all around Drain Drain Figure II 18 Transistor MOSFET All Around Les proc d s de fabrication des architectures Double triple Grille et grille entourante SGT sont plus complexes que ceux des dispositifs bulk car moins matures et apportent des inconv nients l utilisation de telles structures Outre les probl mes li s au substrat SOI forte augmentation des r sistances d acc s des zones de source et drain et difficult contr ler l paisseur du film semiconducteur la r alisation de grille parfaitement align es est tr s difficile Malgr ces probl mes d ordre technologique les performances des architectures Double Grille et FinFET SGT ainsi que leur capacit de miniaturisation restent meilleures par rapport aux dispositifs bulk et FDSOI Notre travail consiste concevoir et simuler les performances d un MOSFET a conduction verticale a simple grille que nous repr senterons dans ce qui suit IL 2 2 Transistors MOSFET Verticales SIMPLE GRILLE Pour d buter nous pr sentons des diff rentes st
156. videment les dimensions de la zone active du Transistor MOSFET La miniaturisation s accompagne ind niablement d effets ind sirables appel s effets canaux courts SCE qui viennent s ajouter la difficult de la r alisation de ces dispositifs de petites dimensions L apparition des nouveaux proc d s de fabrication notamment la photolithographie a donn naissance de nouvelles architectures pour les transistors MOSFETS avec une orientation verticale du canal Ce proc d a permis entre autre un meilleur contr le des effets canaux courts Le travail effectu dans ce m moire nous a permis une tude th orique et de simulation un transistor MOSFET canal vertical Ce travail fut r alis par le biais du simulateur SILVACO TCAD et nous a permis d examiner les caract ristiques lectriques d une telle structure pour laquelle nous avons pu examiner les effets de la variation de certains de ses param tres sur ses caract ristiques lectriques Mots cl s Transistor MOSFET n MOSFET canal vertical SILVACO TCAD ATLAS Abstract The evolution of actual CMOS technology aims to design transistors and therefore integrated circuits in submicron scales This reduction of scale has concerned the size of the active region of the MOSFET Miniaturization comes undeniably with short channel effects SCE in addition to the difficulty of achieving these small scale devices The emergence of new manufacturing processes including photolith
157. x eq 11 27 Ou x repr sente la largeur de la charge d espace n la densit lectronique et le potentiel lectrostatique Si nous supposons que Dans la zone invers la totalit des charge est due aux lectrons Dans la zone d appauvrissement adjacente la totalit des charges est constitu e par des impuret s ionis es La largeur de la zone d inversion x est n gligeable devant celle de la zone d appauvrissement x f qndx Cox V s OY 28Hy Pay 00 284y D ni eq lI 28 Cette expression de la charge totale des porteurs minoritaires dans la couche invers e est en fonction de l abscisse y non seulement du terme mais aussi des termes Ps et Pg qui d pondent du dopage N y IIL 4 3 Expression du courant de Drain Le courant qui traverse la section droite d un l ment diff rentiel de canal de longueur dy perpendiculaire l interface Si SiO est gale Ip 2 by q dO dy n x y dx eq I1 29 94 Chapitre II LES STRUCTURES MOSFET VERTICALES Ou zest la largeur totale de tous les canaux mis en parall le L int gration de cette relation entre source et drain y 0 et y L compte tenu de tous les approximation pr c dentes conduit Ip u0 Z L Cox Vo L V o 2Pr D Hog NoNs V c 2Pr l Hlog 1 V o 2r NN 1 L V c 2Dr C2 Dr Ds NN 1 eq 11 30 Avec Drs 2qNs Ecto Cox Et Dr Dr y 0 Dr y L 2 HI 5 Te
158. yant une connaissance approfondie en TCAD HI 3 Conception D une Structure Sous environnement SILVACO La conception d une structure MOSFET sous environnement SILVACO n cessite le respect de l ordre des tapes de programmation afin d obtenir un programme SILVACO et ainsi une analyse satisfaisante cet ordre comporte cinq tapes devant tre ex cut s dans l ordre Le tableau suivant r sume les tapes n cessaires lors de la programmation GROUPE PARAMETRE COMMANDE D finition du maillage MECH Sp cification de la structure D finition des r gions REGION D finition des lectrodes ELECTRODE D finition du dopage DOPING D finition du mat riau MATERIAL Sp cification du model et mat riaux D finition du model MODELS D finition des contacts CONTACT D finition des interfaces INTERFACE S lection de la m thode num rique s lection de la m thode METHOD solution LOG LOG Sp cification de la solution solution SOLVE SOLVE solution LOAD LOAD solution SAVE SAVE Analyse des r sultats Extraction des caract ristiques EXTRACT Tracer les courbes TONYPLOT 108 Chapitre III SIMULATION D UN MOSFET A CANAL VERTICAL Un fichier ATLAS est programme en cascade donc il est indispensable de respecter l ordre et la pr cision des commandes Dans le cas d une erreur d ordre de syntaxe un message error surviendra lors de l ex cution du prog

Download Pdf Manuals

Related Search

Related Contents

Dude Manual  平成27~30年度 富谷町立明石台小学校自動体外式除細動器賃貸借  Vous ne voulez pas télécharger Flash mais simplement  Simpli Home AXCHOL002 Instructions / Assembly  Samsung เตาอบไมโครเวฟ อุ่นและย่าง MG23H3125NK , 23 ลิตร คู่มือการใช้งาน  Sony CMT-CP1 Stereo System User Manual  NEC SP4020 User's Manual  Canon imagePRESS C1 Specification Sheet  Télécharger - Le français dans le monde  Catalog PDF  

Copyright © All rights reserved. Failed to retrieve file