Benutzerhandbuch SuskaIIIC als Plattform für die Realisierung von
Contents
1. TS 2 8 M oo 8 1 xai 9 m DR R242R244 X 8 ATARI KB Centre Pover DC 120 11545323 MEN SR o WAH JEN T IT Abbildung 22 Suska Ill C Best ckungs Aufsicht Sed E 3 E 8 8 LN 259 EB 262 ease ES 9 me es ENS gt D n se ER Q _ Pesan Kio 9 gt PULSEJACK O3NOO SIWOH O3NOO SI ddH 56 58 I T I T WOTEX 988838 2 D Abbildung 23 Suska Ill C Unterseite S ros 2 ne 548 57 58 Anhang 6 Weiterf hrende Literatur 1 Siemers C Logikbausteine Vogel Buchverlag W rzburg 2002 2 TischlerM Oertel K FPGAs und CPLDs H thig GmbH Heidelberg 1998 3 Reichhardt J Schwarz B VHDL Synthese Oldenbourg Wissenschaftsverlag M nchen 2001 4 Molitor P Ritter J VHDL Eine Einf hrung Pearson Studium M nchen 2004 5 Seifart M2. 29 Abbildung 15 Frontansicht von 30 Abbildung 16 Suska Ill C linke Ansicht 31 Abbildung 17 Suska lll C rechte Ansicht 32 Abbildung 18 Suska Ill C R ckansicht n nra 33 Abbildung 19 Anschluss eines USB Blasters an die Active Serial Gchntttetelle nenne 37 Abbildung 20 Konfigurationsschnittstelle JTAG links und Active Serial Programmierschnittstelle 38 Abbildung 21 Anschluss des AVR Programmierger ts an Suska llI C sse 39 Abbildung 22 Suska Ill C Best ckungs Aufsicht eaaa anaa anana 56 Abbildung 23 Suska lll C Unterseite n n nana 57 9 58 10 58 Einfuhrung Suska lll C ist eine universelle Digitalelektronik basierend auf einem FPGA Field Programmable Gate Array der Firma Altera vom EP2C35F 484 Abbildung 1 Das FPGA kann als universell konfigurierbarer digitaler Baustein aufgefasst werden Er ist der zentrale Bestandteil von Suska lll C so dass dieses Board eine rekonfigurierbare Hardware darstellt Hiermit besteht im Prinzip die M glichkeit der Realisierung der unterschiedlichsten digitalen Ger te Im speziellen wurde dieses ue ys Abbildung 1 Das Herzst ck Cyclone Il FPGA Baustein Board auf die Verwendung als Atari ST STE komp
3. Pin 1 ROMOn Pin 2 ROM1n Pin 3 ROM2n Pin 4 ROM3n Pin 5 ROM4n Pin 6 ROM5n Pin 7 ROM6n Pin 8 Masse Tabelle 10 Belegung des ROM Selects Steckers X22 Atari KBD X23 Pin 1 VCC Pin 2 VCC Pin 3 KEYB_TxD Pin 4 KEYB_RxD Pin 5 GND Pin 6 GND Tabelle 11 Belegung der Atari Tastaturbuchse X23 AUX1 X24 Pin 1 GND Pin 2 IC39 PB1 Pin 3 S P DIF Signal vom optischen Empf nger Pin 4 IC39_PC4 Pin 5 VCCIO Tabelle 12 Belegung der AUX1 Schnittstelle X24 44 58 Joyport 2 X25 Pin 1 DATA3 Pin 2 DATA2 Pin 3 DATA1 Pin4 DATAO Pin 5 MONOFLOP3 Pin 6 BUTTONS Pin 7 VCC Pin 8 n c Pin 9 GND Pin 10 BUTTONS Pin 11 DATA11 Pin 12 DATA10 Pin 13 DATA9 Pin 14 DATA8 Pin 15 MONOFLOP4 Tabelle 13 Belegung der Joyport2 Schnittstelle X25 Joyport 1 X26 Pin 1 DATA7 Pin 2 DATA6 Pin 3 DATA5 Pin4 DATA4 Pin 5 MONOFLOP1 Pin 6 BUTTON1 Pin 7 VCC Pin 8 n c Pin 9 GND Pin 10 BUTTON2 Pin 11 DATA15 Pin 12 DATA14 Pin 13 DATA13 Pin 14 DATA12 Pin 15 MONOFLOP2 Tabelle 14 Belegung der Joyport1 Schnittstelle X25 45 58 Extension X27 Steckertyp auf der Leiterplatte TML 132 von Samtec Pin 1 DATAO Pin 2 ADR23 Pin 3 DATA1 Pin 4 ADR22 Pin 5 DATA2 Pi
4. Tabelle 1 Adressoffsets des Flash Speichers Eine praktische Anwendung ergibt sich beispielsweise dann wenn an den unterschiedlichen Adressoffsets unterschiedliche Betriebssysteme gespeichert sind Siehe hierzu die Abschnitte Laden des Betriebssystems via Bootloader oder Laden des Betriebssystems via SD Karte 3 726241 EB lt R22 co lt R23 Em ullis e 2 o Zeg jos ran TN o III 9 el MAI Ji Abbildung 5 mE DT Mit oa SWI 16 58 Konfigurationsschalter SCSI ID SW2 SW verf gt ber 4 Schalter ber Schalter 1 bis 3 wird die SCSI ID des SCSI Hostcontrollers im FPGA eingestellt Die Anordnung ist so gew hlt dass sich eine binare Darstellung ergibt also beispielsweise 1 On 2 Off 3 Off entspricht dann der SCSI ID 4 Schalter Nummer 4 dient dem Schalten der PS 2 Funktionalit t Siehe hierzu Abschnitt Der PS 2 Mikrocontroller Die Lage des Schalters auf der Leiterplatte ist aus Abbildung 6 ersichtlich E E Ar m ee rn D CO OAO C QOC H 409 AE RR SYS Contig 5 sm awn at 3 D 38 4 T mp Core 3 DS 6 ES P 711 nn E But J TUHY LW amp Za AN GALON 1 Abbildung 6 Konfigurationsschalter SW2 SCSI ID 17 58 Konfigurationsschalter MST_Config SW3 SWS entspricht dem auf originalen Mega STs befin
5. delet ii etatem 31 Schnittstellen rechtsseltig ure pet Has Ga cee aces E 32 Sctinittstellenr ckseltig a iie et I tee 33 Schnittstellen 33 Modifikationen am Syste Miani ate ini 35 Laden des Betriebssystems via 35 Laden des Betriebssystems via SD Karte momentan noch nicht implementiert 36 Laden des FPGA IP CO0resi u u Hee nan a Da Ms ehe e Ce Bee AA KE naa RR ERR RR RR cuna 36 Laden des FPGA IP Cores via SD Karte momentan noch nicht 36 Laden des FPGA IP Cores via Active Serial Protokoll 37 Laden des FPGA IP Cores via 38 Aufspielen von Software auf die Mikrocontroller n aaa 39 Anhang1 Belegung der 40 roc 40 AG SI EE 40 SGSIXb osito e ree 41 IDE X7 Belegung gem Gtandard AA 41 Steckertyp auf der Leiterplatte MA22 2_RM2 von Samtec
6. Beikirch H Digitale Schaltungen Verlag Technik Berlin 1998 6 Lehman G Wunder B Selz M Schaltungsdesign mit VHDL frei im Internet verf gbar 7 Ashenden P J The Designers Guide To VHDL Morgan Kaufmann Publishers New York 2002 8 Ten Hagen K Abstrakte Modellierung digitaler Schaltungen Springer Verlag Berlin 1995 Anhang 7 Web Links 1 Inventronik Home www inventronik de 2 experiment S Home www experiment s de 3 IP Cores www opencores org 4 Funsite www fpgaarcade com 5 Altera FPGAs www altera com 58 58
7. Pin 4 LFS Pin 5 GND Pin 6 GND Pin 7 LDATO Pin 8 LDAT1 Pin 9 LDAT2 Pin 10 LDAT Pin 11 UDATO Pin 12 UDAT1 Pin 13 UDAT2 Pin 14 UDAT Pin 15 LCD_VBIAS Pin 16 VCC Tabelle 28 Belegung der LCD Schnittstelle X44 AUX USB X45 Pin 1 IC39 PA2 Pin 2 IC39 PAS Pin 3 GND Tabelle 29 Belegung der AUX USB Schnittstelle X45 SYSCTRL_Debug X47 Pin 1 TxD Pin 2 RxD Pin 3 GND Tabelle 30 Belegung des SYS Microcontroller Debugging Steckers X47 Power X48 Mitte 7V bis 12V AuBen GND 53 58 Anhang 2 Tastatur Scancodes Umsetztabelle Die in griin hinterlegten Scancodes weisen die folgenden Unterschiede zu Atari Tastaturen auf Pos 1 ClrHome Pause Undo Druck Help Nicht belegt Ziffernblock Nicht belegt Ziffernblock Scancode Zeichen D Scancode Zeichen D Scancode Zeichen D Scancode Zeichen D 1 ESC 35 H 69 Nicht belegt 103 7 Ziffernblock 2 1 36 J 70 Nicht belegt 104 8 Ziffernblock 3 2 37 K 71 817 105 9 Ziffernblock 4 3 38 L 72 T 106 4 Ziffernblock 5 4 39 0 73 Nicht belegt 107 5 Ziffernblock 6 5 40 A 74 Ziffernblock 108 6 Ziffernblock 7 6 41 75 lt 109 1 Ziffernblock 8 7 42 Shiftt links 76 Nicht belegt 110 2 Ziffernblock 9 8 43 77 gt 111 3 Ziffernblock 10 9 44 Y 78 Ziffernblock 112 0 Ziffernblock 11 0 45 K 79 Nicht belegt 113 Ziffernblock 12 B 46 80 D 114 Enter Zif
8. 41 NGANG DP EP 42 Alarni VIGGO X 9 8 5655 EET 42 Speaker Xi Toc n ert ere he dde eee Q aetna ire 42 GPO a TO 43 MIDIXI 9 PEE 43 CEET 43 MIBEOU X24122 rane us dea laa ci an au s 43 pel Estes Cr 44 ATA 23 shies Qa uta E wae dace ea ace a dea dag Ta AR oath cee aes 44 RE Ae EE 44 Joyport 2 X25 xot ee ete RD a To o ei etii o tee alata an 45 eene 45 Extension X27 Steckertyp auf der Leiterplatte TML 132 von 46 Rom Port Cartridge X28 Steckertyp auf der Leiterplatte TML 120RA von Samtec 47 Floppy Disk s eto a e C e d RR TR te a 49 Tabelle 17 Belegung der Floppy Buchse 49 Printer POT AU fcc u cas Eire eege ee 49 RS232 KIT aa aaa kada Maganic a Na aaa cl aaa Ls p a hada nei tia oe i 50 ALARM 2 E ga e aa D Iga naa Dab na ka ea aa ni 50 PD e 8 ser ce tes ust ate EE 51 Ethernet AS us Spa gag an net ie e te ade fete itt a an a a Aa 51 AUXI dte dte de eue doe dte t aa doa UT el E aa 51 PS2 MOUSE X937 aa ete Al tial eet dece a OR RA etd vH itus 52 SR Ee ya ie eye A EEEE E 52 PS2
9. Anhang 3 Mega STE Konfigurationsschalter Hc kA ey L L Eig We N Abbildung 7 Konfigurationsschalter SW3 Entspricht den in Mega STEs vorhandenen Schaltern Konfigurationsschalter SYS Config SW4 Es stehen hier sechs Schalter f r die Auswahl zur Verf gung die bei Verwendung des Suska IP Cores wie folgt belegt sind 18 58 Schalter 1 dient zur Einstellung der Systemgeschwindigkeit Wahrend originale STs mit 8MHz getaktet waren ist der Suska Core weitgehend mit 16MHz getaktet Dies ist notwendig um die erforderliche Videobandbreite fur Multisync Monitore zu erhalten Die schnelle Taktfrequenz bringt allerdings Inkompatibilitaten zu Software mit die beispielsweise Zeitverz gerungen durch NOP Schleifen erzeugt Hiervon betroffen sind auch die ersten Versionen der TOS Betriebssysteme bis einschlieBlich TOS1 04 Durch Einschalten dieses Schalters wird die CPU Geschwindigkeit reduziert und es ergibt sich somit eine verbesserte Kompatibilit t obgleich nicht zu 10096 Schalter 2 und 3 diese beiden Schalter sind in Vorbereitung zu den geplanten Erweiterungen der bestehenden Videomodi vorgesehen Es lassen sich hier Einstellungen zu den angeschlossenen Bildschirmen w hlen Die Legacy colour modes entsprechen den Farbaufl sungen der STEs Der Monochrome Videomode ist f r den Betrieb des SM124 vorgesehen Die anderen Modi f r den Anschluss modernerer Bildschirme CRTs und TFTs Schalter 4 mit diesem
10. Eigenschaften zu aktivieren oder zu deaktivieren sind auf der Leiterplatte Konfigurationsm glichkeiten in Form von Mini DIP Schaltern und L tbr cken vorgesehen W hrend die Schalter f r Systemeinstellungen vorgesehen sind die gegebenenfalls haufiger ver ndert werden sind die L tbr cken f r selten durchzuf hrende Anderungen vorhanden die unter Umstanden mit der Modfikation der Mikrocontroller Firmware oder der FPGA Konfiguration einhergehen Achtung Zum Schlie en oder zum ffnen der L tbr cken muss Suska Ill C ausgeschaltet und von der Spannungsversorgung getrennt werden Konfigurationsschalter FLASH_OFFSET SW1 Der auf Suska Ill C eingesetzte Flash Baustein verf gt ber 64MBit Speicherzellen die in 4MWords s organisiert sind W hrend die unteren 524288 Words durch das FPGA adressierbar sind liegen die oberen Adressen A19 bis A21 des Flash Bausteins auf dem Konfigurationsschalter Schalter 2 bis 4 an Der Schalter 1 von SW1 ist nicht belegt siehe Abbildung 5 rechts im Bild ist die Shurter Sicherung zu erkennen Somit ergibt sich die M glichkeit durch spezielle Schaltereinstellungen bestimmte Adressbereiche auszuw hlen wie in der folgenden Tabelle zu entnehmen ist 15 58 Schalter 2 Schalter 3 Schalter 4 Adressoffset Off Off Off 0x000000 Off Off On 0x080000 Off On Off 0x100000 Off On On 0x180000 On Off Off 0x200000 On Off On 0x280000 On On Off 0x300000 On On On 0x380000
11. Pin 1 der originalen ST Monitorbuchse X9 angeschlossen Als Gegenst ck zu dem SP DIFF Ausgang gibt es einen SP DIFF Eingang f r digitale Audio bertragung Uhr DS1392 Die STs und STEs eingesetzte Real Time Clock RP5C15 ist obsolet und durch 051392 IC32 ersetzt Diese Uhr ist nicht registerkompatiblel zur RP5C15 Daher existiert ein IP Core Modul welches einerseits die Kompatibilit t weitgehend herstellt und andererseits die Ansteuerung der seriellen Daten bertragung zwischen FPGA und DS1392 bernimmt F r Informationen zum Registersatz wird auf das Datenblatt zu diesem Baustein verwiesen Taster und Betriebsanzeigen Suska Ill C ist mit vier Drucktasten SW5 bis SW8 und f nf Doppel LEDs ausgestattet In Abbildung 14 ist die Lage der Tasten ersichtlich HI 3 2 TE im Ee E E Te 0 9572 BE H is Sp Qut LED E DI s cacao 38 5 GE SS OR 2 Lawak 5 8 Abbildung 14 Tasten von Suska Ill C SW5 und SW6 links oben bzw mitte oben sind f r allgemeine Anwendungen wie beispielsweise die Verstellung des Kontrastes eines angeschlossenen LC Displays vorgesehen Die Schalter sind an den Mikrocontroller IC36 angeschlossen der f r die Steuerung der PS 2 Peripherieger te vorgesehen ist Die gew nschte Schalterfunktionalit t erfolgt durch Erg nzung der Software dieses Mikrocontrollers und gegebenenfalls durch Erweiterung des FPGA IP Cores SW
12. desselben bezeichnet Das Einspeichern einer Verdrahtungsinformation direkt in die Speicherzellen des FPGA wird als konfigurieren bezeichnet Da sich auf dem FPGA kein Programm befindet welches dort abl uft sondern eine Verdrahtungsinformation Konfiguration wird das selbstt tige Laden dieser Konfiguration durch das FPGA aus dem Boot Baustein ebenfalls konfigurieren genannt Laden des FPGA IP Cores via SD Karte momentan noch nicht implementiert Later 36 58 Laden des FPGA IP Cores via Active Serial Protokoll Hierzu wird ein USB Blaster oder Byte Blaster zwischen einem PC und der Schnittstelle ASISP angeschlossen Ve JI o ASIC Las fer f Abbildung 19 Anschluss eines USB Blasters an die Active Serial Schnittstelle Auf dem PC sollte die Software Quartus von Altera oder eine eigenstandige Programmiersoftware von Altera erhaltlich installiert sein Auf den Installationsvorgang wird an dieser Stelle nicht eingegangen Es steht hierf r umfangreiche Dokumentation von Altera zur Verf gung In der Quartus Software ist im Men Tools der Eintrag Programmer zu finden der das Programmierwerkzeug startet Die Bedienung dieser Software ist selbsterkl rend und durch eine Hilfefunktion unterst tzt Prinzipiell erfolgt das Programmieren des Boot Bausteins durch folgende Schritte e Hardware ausw hlen zum Beispiel USB Blaster e Programmiermodus auf Active Serial einstellen e Programmierfile x p
13. hrlich und selbsterkl rend Der Core steht als Open Core auf experiment s zum Download zur Verf gung Zur Erweiterung der IP Core Funktionalit t kann die Designsoftware Quartus von Altera verwendet werden die unter anderem auch als freie Web Edition erh ltlich ist Diese Software verf gt ber alle ben tigten Module wie Compiler Fitter Simulator Programmierwerkzeug etc Der Suska IP Core steht momentan in der Version 2K9A und verf gt ber die folgenden Hauptmodule e 68000 kompatibles CPU Modul e Atari Blitter kompatibler Coprozessor e Atari GLUE gemischte Logik kompatibles Logikmodul e Atari MCU Memory Control Unit kompatibles Logikmodul e Atari DMA Direct Memory Access kompatibles Logikmodul e Atari Shifter Videoverarbeitung kompatibles Logikmodul e Atari Shadow LCD Ansteuerung kompatibles Logikmodul e WD1772 kompatibles Floppy Disk Controller Modul e MFP68901 kompatibles Multi Function Port Modul e YM2109 kompatibles Soundchip Modul e 6850 kompatibler ACIA Asynchronous Communication Interface Adapter e Diverse Schnittstellenadapter IDE ACSI SCSI e Bootloader Modul Die verschiedenen Module sind in einer sogenannten Top Level Beschreibung miteinander verdrahtet Bei der Modellierung wurde darauf geachtet dass die Verdrahtung die Signalnamen und die Moduleinteilung weitgehend den originalen Schaltungsunterlagen zu den 1040ST bzw 1040STE Maschinen entspricht Es w rde an dieser Stelle den Umfan
14. hrt wurde der nicht mehr erh ltlich bzw zeitgem ist Audio Codec CS4299 Wie bereits im vorangehenden Abschnitt angedeutet ist die Audioausr stung der originalen STE Maschinen nicht mehr zeitgem Heutzutage stehen moderne Audioverarbeitungschips zur Verf gung die einerseits AD wie auch DA Wandler Multiplexer Mixer usw in einem Baustein vereinen Suska Ill C ist mit einem Audio Codec vom Typ CS4299 ausgestattet Die Audio Funktionalit t ist hierdurch deutlich komfortabler als in STEs Der Codec ist wie auch der AD5302 ber eine serielle Schnittstelle mit dem FPGA verbunden Um diesen anzusteuern sind Erweiterungen des IP Cores und der erforderlichen Treiber in der System oder Anwendungssoftware erforderlich Der CS4299 ist mit den folgenden Eingangs bzw Ausgangsquellen verbunden 28 58 e AUX Kanal ist an die Audio DACs AD5302 angeschlossen e CD Eingang e Mikrofon Eingang links e Mikrofon Eingang rechts e Line Eingang e Line Ausgang e SP DIFF Ausgang digital Das Datenblatt zum CS4299 ist ausf hrlich Diesem k nnen die elektrischen Spezifikationen sowie die Programmierung des Bausteins entnommen werden Weitere Audiohardware Suska Ill C verf gt zu der bereits genannten Audio Ausr stung ber 1040ST kompatible Hardware die einem Mono Audiokanal entspricht der von dem YM2149 kompatiblen Soundchip Core gespeist wird Dieser Audiokanal wird verst rkt IC22 und ist am Stecker Speaker X17 sowie am
15. u aaa Pa aaa RL eu iin 20 Eotbr cken SJ9 bis Sua aaa oe ai u IN Ga 20 aa EA Su ec dash ET 22 Ee en Te ln EE EE 23 Der System 1 daa ea aa a aan aaa ra a NAGA aaa an Waa a aaa NE a aa Raga 23 Der PS 2 Mikrocontroller asas asana uuu ga kaa a Gan gag a 24 Der SD Karten 00 n n nsn 26 Das Field Programmable Gate Array FPGA 27 IP Gore Im FPGA ie te e He tec epe bd euet Ett e ete peer ted et c uel pile ead Pide 27 Ethernet Baustein DR83848 6 2 4212 HE ed pedet at epit eed tee R DER ee 28 USB Controller MAX3421E nennen ener 28 Video DAC BANG KEREN 28 A diosDAG ADb302 tea o Da EE 28 Audio Cod6c CS4299 2 2 2 2 da ei eee oi ie i ae ane 28 LUIS CICELUD Iioc 29 Uhr DS1992 on e te me vU ert a ee ed ee ieee 29 Taster und Betriebsarnzelgen kuu uuu ua ensure la te iE ee Ese be 29 0 tetris sein tenis s nn nnns 31 Schnittstellen ifo T0 10e RR 31 Schnittstellen
16. use und Tastaturen und stellt dem entsprechenden ACIA IP Core im FPGA ein zu originalen Tastaturcontrollern kompatibles Protokoll zur Verf gung Hierdurch PS 2 Ger te ohne Anderungen an der Software oder am Betriebssystem verwendet werden Da moderne Tastaturen ein etwas anderes Tastaturlayout besitzen als originale Tastaturen wird f r wenige Tasten eine Umsetzung erforderlich Im Anhang ist eine Tabelle f r diese Anpassungen wiedergegeben Durch die Verwendung von PS 2 Tastaturen entfallen die 24 58 Joystick und die Maus Schnittstelle der originalen Maschinen Wahrend sich bei der Maus kein Problem ergibt da diese durch eine entsprechende PS 2 Maus substituiert wird ist fur den Fall dass ein Joystick Verwendung finden soll eine Zusatzhardware erforderlich CYT90 NYIT 9TV93WV A ISP Eiffel we eee Abbildung 12 Der PS2 Mikrocontroller Diese ist als Zubeh r erh ltlich und wird an den AUX3 Anschluss X36 des PS 2 Mikrocontrollers angeschlossen Somit bernimmt dieser zus tzlich die Funktion der Umsetzung der Joystickinformationen Ferner sind die beiden Tasten SW5 und SW6 an die Port Pins PD6 und PD7 angeschlossen Sie dienen allgemeinen Erweiterungen und erfordern entsprechende nderungen an der Software des PS 2 Mikrocontrollers und gegebenenfalls dem IP Core des FPGAs Die Port Pins PC4 und PC5 sind an die beiden LEDs Keyboard und Mouse angeschlossen und erlauben eine Signalisi
17. 1 5 22 7 Xu S 4 maka ees 5 ei 5 eyport 2 MIDI IN MIDI OUT E Zen r ua pe poc LE EI F ee mo E 15 pas H 2228 LE D 3 e220 e 2230 R315 1038 nu a E D e 2 5 m 2 54 1 t3 SYSCTRL ji 3 8 gt ere OR uojsus x3 82 301 02 XXS19X 0932N WE EC 1 1 919 8 dAV hn c gt alll Huo9 1SH Alarm mE o2 II DH Ll 8 kona T EE LCD an wi Suska III C uF 2009 Sit T i R zi Classic Series Rev 1 vocal x IS i O TTTTTTTTTTTTTTTTTTTTTTTTTTT oi 3 3 5 Boo tn E nds 4 A D co Thais z I uy KE IK as Da Made in Germany MES Drees H oma Inventronik GmbH R332 ER N 170 E S I 2 D o C m D a EIE S sde 7 n gn Ger 3 a oO D z DEBUB SYSCTRL
18. 24 ADR9 Pin 25 ADR6 Pin 26 ADR10 Pin 27 ADR5 Pin 28 ADR12 Pin 29 ADR11 Pin 30 ADR4 Pin 31 ROM3n Pin 32 ADR3 Pin 33 ROM4n Pin 34 ADR2 Pin 35 UDSn Pin 36 ADR1 Pin 37 LDSn Pin 38 GND Pin 39 GND Pin 40 GND Tabelle 16 Belegung des Cartridge Steckers X28 48 58 Floppy Disk X29 Pin 1 FDTYPE Pin 2 FDD MOn Pin 3 FDD RDn Pin 4 FDD DIRCn Pin 5 FDD SDSEL Pin 6 FDD WGn Pin 7 FDD D1SEL Pin 8 GND Pin 9 FDD TROOn Pin 10 FDD WPn Pin 11 VCC Pin 12 FDD_STEPn Pin 13 FDD IPn Pin 14 FDD WDn Pin 15 FDD DOSEL Tabelle 17 Belegung der Floppy Buchse X29 Printer Port X30 Pin 1 LPT STRB Pin 2 LPT DO Pin 3 LPT D1 Pin 4 LPT D2 Pin 5 LPT_D3 Pin 6 LPT_D4 Pin 7 LPT_D5 Pin 8 LPT_D6 Pin 9 LPT_D7 Pin 10 n c Pin 11 LPT_BSY Pin 12 n c Pin 13 n c Pin 14 n c Pin 15 n c Pin 16 n c Pin 17 n c Pin 18 GND Pin 19 GND 49 58 Pin 20 GND Pin 21 GND Pin 22 GND Pin 23 GND Pin 24 GND Pin 25 GND Tabelle 18 Belegung der Druckerschnittstelle X30 RS232 X31 Pin 1 COM_RI Pin 2 COM_DCD Pin 3 COM_DTR Pin 4 GND Pin 5 COM_RxD Pin 6 COM_TxD Pin 7 COM_CTS Pin 8 COM_RTS Tabelle 19 Belegung der Buchse der seriellen Schnittstelle X31 ALARM X32 Pin 1 RTC_INTn Pin 2 GND Pin 3 RTC_SQW Tabelle 20 Belegung des
19. 7 Suska lll C rechte Ansicht 32 58 Schnittstellen ruckseitig Auf der R ckseite sind die klassischen Schnittstellen ACSI Bus SCSI Bus Atari Monitor Floppy Disk und Druckeranschluss und zus tzlich eine VGA Videobuchse f r moderne Monitore angebracht Die Buchse f r das Diskettenlaufwerk entspricht einem 15 poligen SUB D Stecker im HD Format Die Belegung ist im Anhang wiedergegeben Abbildung 18 Suska Ill C R ckansicht Besonderheiten existieren f r die ACSI Schnittstelle die nicht direkt mit dem FPGA verbunden ist sondern ber Bustreiber geschaltet wird die eine Pegelanpassung von 3 3V nach 5V und umgekehrt erm glichen Die SCSI Schnittstelle ist ebenfalls mit derartigen Bustreibern versehen und verf gt zus tzlich ber eine elektronische Terminierung Schnittstellen boardseitig Es gibt eine Reihe noch nicht anderweitig beschriebener Schnittstellen die von oben zuganglich sind Diese werden im Folgenden kurz erlautert die Belegungen und gegebenenfalls die Steckverbindertypen befinden sich im Anhang zu diesem Dokument Es handelt sich um den IDE Anschluss an den beispielsweise 2 5 Festplatten angeschlossen werden k nnen Der Extension Port ist funktional identisch zu dem in MEGA STs vorhandenen Der Steckverbinder wurde aus Platzgr nden auf ein 1 27mm Raster verkleinert Es handelt sich hierbei um einen Industriestecker X22 ist ein ROM Selector Stecker an den alle ROM select Signale des FPGA aufgelegt sind
20. 7 links unten dient als EIN Ausschalter und als Reset Knopf Das System l sst sich durch kurzes dr cken von SW7 einschalten und durch l ngeres Dr cken ca 3s wieder ausschalten Ein kurzer Tastendruck bei eingeschaltetem System l st einen Systemreset aus SW8 rechts oben ist der Reset Knopf f r das FPGA und dient gleichzeitig dem Laden von Betriebssystemteilen ber den im FPGA implementierten Bootloader Mechanismus Siehe hierzu die folgenden beiden Abschnitte Im Normalbetrieb wird diese Taste nicht ben tigt Die LEDs von vorne betrachtet sind in Abbildung 15 links dargestellt Die LEDs haben die folgende Bedeutung links unten links oben zweite von links unten etc Abbildung 15 Frontansicht von Suska Ill C 1 Festplattenzugriff von einer installierten CF Karte Compact Flash 2 Festplattenzugriff von einer installierten 2 5 Festplatte 3 Fehleranzeige der FPGA Phase Locked Loops Diese LED signalisiert fatale Systemfehler 4 Festplattenzugriff von einer installierten SD Karte 5 Tastatur Indikator PS 2 Tastatur vorhanden und erkannt 6 Mausindikator PS 2 Maus vorhanden und erkannt 7 Betriebsbereitschaftsanzeige 8 Bootloader LED Siehe hierzu die folgenden beiden Abschnitte 9 Ethernet Aktiv 10 Ethernet Link 30 58 Schnittstellenbeschreibung Suska lll C zeichnet sich durch eine sehr hohe Schnittstellenvielfalt aus Es sind sowohl die meisten ST und STE sowie eine Reihe zus tzlicher Schn
21. Inventronik m kompetente L sungen f r Ihre Ideen Finkenstra e 48 70199 Stuttgart Tel 49 03711 BU 19 637 FAX 49 03711 60 19 638 Mail posteinventronik de Internet www inventronik de Benutzerhandbuch Suska lli C als Plattform f r die Realisierung von Retro Computern 1 58 2 58 Have Fun 3 58 Jens Carroll Wolfgang Forster Inventronik GmbH 2009 Revision History Rev 1 0 05 2009 Anderungen vorbehalten Atari ist ein eingetragenes Warenzeichen der Infogrames Entertainment Amiga ist ein eingetragenes Warenzeichen der Amiga Inc 4 58 Inhaltsverzeichnis PITA RE 11 Hinweise zum E KAR un e KN 13 Hinweise zu dieser DOkumentaon a se reicinn Kiki DANA EEN SARANA KANAKA 13 Inbetriebnahme des Systems ua Ta E Ta cee eile Reeves vlan p PENA vee 14 Die Spannungsversorgqung un na a Ka a 14 Anschluss der minimal erforderlichen 14 oystemkontiguratioli s s ahan aa euo 15 Konfigurationsschalter FLASH OFFSET WILL 15 Konfigurationsschalter SESI ID SWZ i ite t Nad e p Ctr ei agir en t Fe acte 17 Konfigurationsschalter MST Config 53 18 Konfigurationsschalter SYS Config WA 18 Eotbr cken SJTund SJ uya
22. KBD X40 dais a ee ua Gawler ote iau n Er a gan a a a apan 52 SDE ha ae ha baha Es 52 LGD X44 u t aab nain adawa b ah Pea ap a 53 AUXEUSB X45 ette e feats abana divans net MUR esie 53 SYSGIRL Debug KAT sa s Re D a a aga KK ina GA a B a WA 53 oie cr war raa ie a an dae vba etc KAN NAN A One E 53 Anhang 2 Tastatur Scancodes 2 54 Anhang 3 Mega STE Konfigurationsschalter a 55 lune EE EE 55 Anhang 5 a eg AA 56 Anhang 6 Weiterf hrende Literati EE 58 Anhang z EE BEE 58 7 58 Tabellenverzeichnis Tabelle 1 Adressoffsets des Flash Gpoechers AA 16 Tabelle 2 Belegung der DC Schnittstelle 2 7 40 Tabelle 3 Belegung der ACSI Schnittstelle 4 40 Tabelle 4 Belegung der SCSI Schnittstelle 52 41 Tabelle 5 Belegung des VGA Anschlusses 5 42 Tabelle 6 Belegung der Atari Videobuchse 9 42 Tabelle 7 Belegung der MIDI Schnittstelle 190 43 Tabelle 8 Belegung der MIDI In Buchse 20 70 43 Tabelle 9 Belegung der MIDI Out Buchse 21 43 Tabelle 10 Belegung des ROM Selects
23. Pin 1 befindet sich direkt neben dem Extension Port X17 im Bild ist der Anschluss f r einen Lautsprecher Das Audiosignal befindet sich in Richtung Boardmitte der andere Pol ist an Masse angeschlossen X44 ist f r den Anschluss f r einfache monochrome LCDs gedacht wie sie beispielsweise in ST Books oder Stacys verwendet wurden Der IP Core unterst tzt LCDs mit VGA Aufl sung derart dass ein Bild von 640x400 Punkten dargestellt wird und der untere und obere Bildschirmrand schwarz dargestellt wird X24 ist ein Erweiterungsstecker X19 der Steckverbinder f r die MIDI ACIA siehe hierzu auch Abschnitt L tbr cken SJ1 und SJ2 33 58 X32 ist der Alarmanschluss der Uhr und hat von vorne auf die Pins geschaut von links nach rechts die Belegung Uhrinterrupt Masse Uhralarm X33 ist zusatzlicher Erweiterungsstecker an den einige systemspezifische Signale angeschlossen sind 34 58 Modifikationen am System Da Suska Ill C ber drei Mikrocontroller ein FPGA und einen nichtfl chtigen FLASH Speicher verf gt ergibt sich hieraus die M glichkeit das System in weiten Bereichen nach eigenen W nschen anzupassen oder zu erweitern Die Modifikationen sind relativ leicht durchzuf hren wohingegen das Erstellen der modifizierten Systemkomponenten Erfahrung in Hardware und oder Softwaredesign erfordert Unerfahrenen Personen wird abgeraten Anderungen selbst durchzuf hren und auf die ffentlich zug nglichen Systemmodifikationen zuzugre
24. RTC Alarmsteckers X32 50 58 AUX2 X33 Pin 1 MWK Pin 2 MWD Pin 3 MWEn Pin 4 FCLK Pin 5 SCSI_WRn Pin 6 VSYNC Pin 7 SCSI_RDn Pin 8 HSYNC Pin 9 XFF827E_D4 Pin 10 GND Tabelle 21 Belegung der AUX2 Schnittstelle X33 Ethernet X34 Pin 1 TD Pin 2 TD Pin 3 RD Pin 4 VCCIO Pin 5 n c Pin 6 RD Pin 7 n c Pin 8 GND Tabelle 22 Belegung der Ethernetbuchse X34 AUX3 X36 Pin 1 GND Pin 2 IC36 PAO Pin 3 IC36 PA1 Pin 4 IC36 PA2 Pin 5 IC36 Pin 6 IC36 PA4 Pin 7 IC36 5 Pin 8 VCC Tabelle 23 Belegung der AUX3 Schnittstelle X36 51 58 PS2 MOUSE X37 Pin 1 PS2 BD Pin 2 n c Pin 3 GND Pin 4 VCC Pin 5 52 CLK 6 n c Tabelle 24 Belegung der PS2 Mausbuchse X37 PS2_Debug X39 Pin 1 TxD Pin 2 RxD Pin 3 GND Tabelle 25 Belegung des PS2 Microcontroller Debugging Steckers X39 PS2 KBD X40 Pin 1 PS2_A_D Pin 2 n c Pin3 GND Pin 4 VCC Pin 5 PS2_A_CLK Pin 6 n c Tabelle 26 Belegung der PS2 Tastaturbuchse X40 SDC_Debug X43 Pin 1 TxD Pin 2 RxD Pin3 GND Tabelle 27 Belegung des SDC Microcontroller Debugging Steckers X43 52 58 LCD X44 Pin 1 GND Pin 2 VDCLK Pin 3 LLCLK
25. Schalter kann festgelegt werden ob der Core mit maximal 4MB Arbeitsspeicher betrieben werden soll wie bei ST und STE oder ob 14MB freigeschaltet werden sollen wie dies beim Falcon der Fall war Schalter 5 f r die Kompatibilitat zu den originalen ST E s muss die Einstellung ACSI Schnittstelle aktiviert sein Wenn diese deaktiviert ist so wird anstelle von ACSI die ACSI nach SCSI Konvertierung SCSI to SCSI Bridge eingeschaltet In diesem Fall ist die SCSI Schnittstelle freigeschaltet Schalter 6 dieser Schalter dient der Auswahl der Basisadresse f r das Betriebssystem Ausgeschaltet is die Basisadresse Ox00FCxxxx aktiv und somit die Betriebssysteme TOS 1 00 bis TOS 1 04 lauff hig F r TOS1 62 TOS 2 05 TOS 2 06 und emuTos muss die Basisadresse 0x00E0xxxx durch Einschalten von S6 ausgew hlt werden N III WF 2009 sd 19 58 Lotbr cken SJ1 und SJ2 Die Midi Schnittstelle ist im FPGA an einen 6850 kompatiblen ACIA Asynchronous Communication Interface Adapter angeschlossen Dieser hat Eingange f r die Clear To Send CTSn und die Data Carrier Detect DCDn Leitungen Diese Signale werden in originalen ST Maschinen nicht verwendet und sind daher gegen Masse geschaltet Durch Offnen der L tbr cken bietet sich die M glichkeit durch Software oder entsprechende Funktionserweiterungen des eingesetzten Betriebssystems CTSn und DCDn zu verwenden Diese L tbr cken sind werksseitig geschlossen siehe Abbildung 8 Die gena
26. Steckers 53 Abbildungsverzeichnis Abbildung 1 Das Herzst ck Cyclone Il FPGA Baustein 11 Abbildung 2 Suska lll C Leiterplatte Prototyp dieser weicht geringf gig von der Serienausf hrung ab 12 Abbildung 3 Rechte Seite von Suska lll C mit Hohlstecker links der 14 Abbildung 4 R ckseite von Suska Ill C die originale Monitorbuchse ist 15 Abbildung 5 Flash Baustein Mit Konfigurationsschalter 5 1 16 Abbildung 6 Konfigurationsschalter SW2 17 Abbildung 7 Konfigurationsschalter SW3 Entspricht den in Mega STEs vorhandenen Schaltern 18 Abbildung 8 L tbr cken SJ1 und SJ2 auf der Platinenuntersete 20 Abbildung 9 L tbr cken SJ3 bis SJ8 auf der Platnenuntersete 21 Abbildung 10 L tbr cke SJ9 auf der Platinenobersete 22 Abbildung 11 Der System Mikrocontroller anane aana aaa nennen nnn 24 Abbildung 12 Der PS2 25 Abbildung 13 Der SD Karten 26 Abbildung 14 Tasten von
27. Steckers 22 nnne 44 Tabelle 11 Belegung der Atari Tastaturbuchse 23 44 Tabelle 12 Belegung der AUX1 Schnittstelle nennen nennen nnne nsns nns 44 Tabelle 13 Belegung der Joyport2 Schnittstelle K2b anaa aaa aana eaaa a 45 Tabelle 14 Belegung der Joyport1 Schnittstelle 25 45 Tabelle 15 Belegung des Erweiterungssteckers Si 47 Tabelle 16 Belegung des Cartridge Steckers 25 48 Tabelle 17 Belegung der Floppy Buchse 29 49 Tabelle 18 Belegung der Druckerschnittstelle 30 50 Tabelle 19 Belegung der Buchse der seriellen Schnittstelle 31 50 Tabelle 20 Belegung des RTC Alarmsteckers 32 50 Tabelle 21 Belegung der AUX2 Schnittstelle 3 nnn nnne nnns 51 Tabelle 22 Belegung der Ethernetbuchse X34 77 7 51 Tabelle 23 Belegung der AUX3 Schnittstelle 6 7 51 Tabelle 24 Belegung der PS2 Mausbuchse 37 52 Tabelle 25 Belegung des PS2 Microcontroller Debugging Steckers 39 52 Tabelle 26 Belegung der PS2 Tastaturbuchse 40 52 Tabelle 27 Belegung des SDC Microcontroller Debugging Steckers 43 52 Tabelle 28 Belegung der LCD Schnittstelle XA4 53 Tabelle 29 Belegung der AUX USB Schnittstelle 5 53 Tabelle 30 Belegung des SYS Microcontroller Debugging
28. atibler Computer entworfen Daher sind alle von diesen Rechnern her bekannten Schnittstellen vorhanden Zus tzlich sind weitere Schnittstellen vorgesehen die unter anderem dazu geeignet sind moderne Peripherieger te und Speichermedien anzuschlie en Die folgenden Ausf hrungen werden im Hinblick auf die Verwendung als ST STE kompatibler Atari Clone angestellt In der momentanen Version des Suska Ill C IP Cores sind die Betriebssysteme TOS 1 00 TOS 1 04 TOS1 62 TOS 2 05 TOS 2 06 und emuTos lauff hig TOS1 02 l uft aufgrund der schnellen Verarbeitungsgeschwindigkeit des IP Cores nicht Wie aus Abbildung 2 deutlich wird besteht das gesamte elektronische Design aus dem FPGA in der Mitte des Bildes aus dem SDRAM links des FPGA aus dem Betriebssystem Flash rechts des FPGA aus einigen elektronischen Schaltkreisen und aus einer gro en Anzahl von Schnittstellen Die Philosophie hinter Suska verfolgt die Realisierung von elektronischen Bausteinen Baugruppen im FPGA wo immer m glich Hierzu werden Schaltungsteile in einer abstrakten Hochsprache modelliert Das gesamte Suska Projekt das hei t alle Logikmodule sind in VHDL verfasst Very High Speed integrated Circuits Hardware Description Language die dann von einem Compiler bersetzt werden und als Konfiguration in dem FPGA ihre Funktion verrichten Nahezu alle Schaltungsteile der Atari ST und STE Computer stehen als quelloffene Einheiten zur Verf gung sie werden IP Cores genannt wobei IP f
29. ation mit dem PC gewartet Anmerkung Ist der Bootloader aktiviert aber keine Kommunikation mit dem PC etabliert so kann der Vorgang durch Dr cken von SW8 FPGA Reset abgebrochen werden 5 Zum Laden des Betriebssystems vom PC aus dient das Programm suska flasher Dieses ist unter Linux oder von einer Linux Live CD lauff hig Das Programm wird von einer Konsole aus gestartet Hierzu ist es am g nstigsten in das Verzeichnis zu wechseln in dem sich suska flasher befindet Eine Hilfestellung kann dann mit suska flasher h oder suska flasher help aufgerufen werden Abhangig davon ob ein oder mehrere Betriebssysteme in s Flash geladen werden sollen stehen verschiedene Programmoptionen zur Verf gung Um ber die USB Schnittstelle zu verf gen muss suska flasher unter Umst nden im Superuser Modus gestartet werden Die folgenden Beispiele dienen der Illustration der gebr uchlichsten Programmaufrufe Es wird dabei davon ausgegangen das sich die Betriebssystemabbilder beispielsweise in einem Verzeichnis home myaccount temp befinden Laden des ersten Betriebssystems Flash wird hierbei gel scht suska flasher s v dev ttyUSBO home myaccount temp etos51 2k img Laden eines weiteren Betriebssystems Flash nicht l schen Adressoffset vorher w hlen suska flasher s n v dev ttyUSBO home myaccount temp tos100de img 6 Ist Schritt 5 durchgef hrt so beginnt falls gew hlt das L schen des Flash Bausteins welches bis zu e
30. chaltet so ist das korrespondierende Bit 20 anderenfalls 21 Bisher sind allerdings nur die Bedeutung von zwei Schaltern bekannt Schalter 8 AUS System hat DMA Sound wird im _SND Cookie Bit 1 angezeigt E das System mit mindestens einem HD Disketten Laufwerk ausger stet ist Ab TOS 2 05 3 05 ist dann die Bedienung von HD Laufwerken vom Desktop aus m glich Mehr zu diesem Thema im Artikel der ST Computer 9 91 Seite 100 ff mfg WOLFGANG Anhang 4 Schaltbild Um bez glich des Schaltbilds immer eine aktuelle Information zu liefern m chten wir an dieser Stelle auf das Dokument Schematics Suska lll C Series 1 pdf verweisen welches im Downloadbereich von Inventronik de in der aktuellen Version erh ltlich ist 55 58 Anhang 5 Bestuckungsdrucke usaub Tah 46 u J5 nor useJb use4b uses nogah pas say Janod HDF15 CONEC Female HDF15 CONEC Female 197 CF Card PLL FLT SP DIF In Joyport i rent O 11 15 C iz 3 dd OO O IST TEE EET 5 1 5
31. dlichen 8 poligen DIP Schalter f r allgemeine Systemeinstellungen Da durch schaltungstechnische M glichkeiten die sich aus der Verwendung eines FPGAs ergeben zahlreiche selektionsfreie Verbesserungen gegen ber originalen Maschinen resultieren wird dieser Schalter momentan nicht verwendet und f r zuk nftige Erweiterungen vorgesehen Eine Ausnahme besteht f r die neueren TOS Betriebssysteme die den Schalter 7 abfragen In eingeschaltetem Zustand werden dem Betriebssystem HD Floppylaufwerke signalisiert Man kann dies an dem Formatierungsdialog erkennen in dem bei HD Betrieb die Option Hohe Schreibdichte erscheint Da der IP Core in diesem Punkt intelligenter gestaltet ist als die Originalhardware und die HD Information nicht dem Floppy Laufwerk mitgeteilt wird sondern von diesem abgefragt und entsprechend verarbeitet ist es nicht von Bedeutung ob mit der Option Hohe Schreibdichte formatiert wird oder nicht Es ist sogar m glich dass modernere Floppy Laufwerke im HD Betrieb besser formatieren wenn Hohe Schreibdichte nicht angew hlt ist Dies liegt an den vom Betriebssystem vorgenommenen Formatierungseinstellungen wie Steprate etc Bei HD Disketten die ohne die Option Hohe Schreibdichte formatiert werden wird am Ende angezeigt dass diese 726K freien Speicher haben Dies ist in diesem Fall eine fehlerhafte Ausgabe HD Disketten haben nach der Formatierung immer 1 44MB freien Speicher Mehr Informationen zu diesem Schalter finden sich im
32. egung der SCSI Schnittstelle X5 IDE X7 Belegung gem Standard Steckertyp auf der Leiterplatte MA22 2 2 von Samtec 41 58 VGA X8 Pin 1 VIDEO_R Pin 2 VIDEO_G Pin 3 VIDEO_B Pin 4 n c Pin 5 GND Pin 6 GND Pin 7 GND Pin 8 GND Pin 9 n c Pin 10 GND Pin 11 n c Pin 12 n c Pin 13 HSYNCn Pin 14 VSYNCn Pin 15 n c Tabelle 5 Belegung des VGA Anschlusses X8 Atari Video X9 Pin 1 AUDIO OUT Pin 2 COMP SYNC Pin 3 CRT PING Pin 4 CRT_PIN4 Pin 5 AUDIO_IN Pin 6 VIDEO_G Pin 7 VIDEO_R Pin 8 VCC via 1K2 Pin 9 HSYNCn Pin 10 VIDEO_B Pin 11 VIDEO_MONO Pin 12 VSYNCn Pin 13 GND Tabelle 6 Belegung der Atari Videobuchse X9 Speaker X17 Pin1 Audio Pin 2 GND 42 58 GPO X18 Pin1 GPO Pin2 GND MIDI X19 Pin 1 GND Pin 2 UART MIDI RTSn Pin 3 UART MIDI DCDn Pin 4 UART MIDI CTSn Pin 5 VCCIO Tabelle 7 Belegung der MIDI Schnittstelle X19 MIDI In X20 Pin 1 n c Pin 2 n c Pin 3 n c Pin 4 Optocoupler Diode Anode Pin 5 Optocoupler Diode Cathode Tabelle 8 Belegung der MIDI In Buchse X20 MIDI Out X21 Pin 1 VCC via 220R0 Pin 2 GND Pin 3 MIDI_TLR Pin 4 VCC via 220R0 Pin 5 MIDI_OLR Tabelle 9 Belegung der MIDI Out Buchse X21 43 58 ROM Selects X22
33. eintritt muss SJ9 ge ffnet werden oder die Programmierung ber die Active Serial Schnittstelle vorgenommen werden E ar WO ow gt Q c IS 1214075 sai 0 EL lt 811115 ER Aur 2 2 1 09284 UL I pops KE TTT Abbildung 10 L tbr cke SJ9 uf der Platinenoberseite Die L tbr cke SJ9 ist werksseitig ge ffnet 22 58 Systembeschreibung Der System Mikrocontroller Suska Ill C verf gt ber eine Steuerung des Systems bez glich Betriebszustand und Leistungsaufnahme Dies Funktionen bernimmt der System Mikrocontroller IC39 in Abbildung 11 der aus einer Bereitschaftsspannungsquelle versorgt wird Er hat die Aufgabe die Reset Tasten zu berwachen siehe hierzu Abschnitt Systemreset sowie die verschiedenen Netzteile von Suska lll nach Bedarf zu aktivieren beziehungsweise zu deaktivieren Ferner bernimmt dieser Mikrocontroller die Aufgabe die entsprechenden Betriebssysteme ber eine serielle Datenverbindung aus einem PC in den Flash Speicher von Suska Ill C zu laden Eine Beschreibung dieses Vorgangs befindet sich im Abschnitt Laden des Betriebssystems via Bootloader Zwischen FPGA und IC39 existieren einige Signale die f r allgemeine Erweiterungen vorgesehen sind F r detaillierte Informationen hierzu sei auf das Schaltbild von Suska Ill C im Anhang verwiesen Der System Mikrocontrol
34. erplatte zu entnehmen der sich im Anhang befindet 20 58 Abbildung 9 L tbr cken SJ3 bis SJ8 auf _ der Platinenunterseite Diese L tbr cken stehen werksseitig alle in Stellung 1 2 21 58 Lotbrucke SJ9 Der SD Karten Mikrocontroller IC37 dient primar dem Programmieren des Boot Bausteins oder dem Aufspielen eines Betriebssystemabbilds den Flash Speicher Da im nicht konfigurierten Zustand keine Funktion im FPGA vorhanden ist muss dieser Mikrocontroller mit einem Takt versorgt werden der nicht aus dem FPGA abgeleitet ist Er entspricht dem 4MHz Takt des PS 2 Mikrocontrollers Ist eine Konfiguration im FPGA vorhanden so kann durch SchlieBen dieser L tbr cke das Signal SDC AVR an den Takteingang des IC37 geschaltet werden Dies bietet die M glichkeit IC37 mit beliebigen Taktfrequenzen zu betreiben Hierzu sind entsprechende IP Core Erweiterungen im FPGA vorzunehmen Da die FPGA Pins im unkonfigurierten Fall hochohmig sind ist es m glich bei geschlossener L tbr cke die Programmierfunktion des Boot Bausteins durchzuf hren In diesem Fall wird der Takt f r IC37 ber den Widerstand R295 bereitgestellt Ist das FPGA konfiguriert so ist der Ausgangstreiber des SDC AVR CLK Pins stark genug um den Takt der via R295 angeschlossen ist zu berschreiben Im Falle einer Fehlfunktion des SDC AVR CLK Signals ist bei geschlossener L tbr cke allerdings kein Programmieren des Boot Bausteins mehr m glich Falls dieser Zustand
35. erung der Hochstelltaste der Tastatur und der Erkennung der Maus 6 wird ber die Schnittstelle ISP_PS2 X38 programmiert und hat eine Ausgabem glichkeit f r Debugging Informationen ber die Schnittstelle PS2_DEBUG X39 F r das Programmieren und die Kommunikation ber die Debugging Schnittstelle mit einem PC stehen als Zubeh r entsprechende Protokolladapter zur Verf gung Genauere Informationen zum Programmiervorgang sind im Abschnitt Aufspielen von Software auf die Mikrocontroller zu finden Informationen zu Protokolladaptern sind in den entsprechenden Produktbeschreibungen ersichtlich 25 58 Der SD Karten Mikrocontroller Durch den SD Karten Mikrocontroller IC37 ist eine Kommunikation zwischen dem FPGA und SD Karten X41 m glich Primar wird dieser Mikrocontroller dazu verwendet Betriebssystemabbilder in das Flash zu schreiben oder Updates des Boot Bausteins vorzunehmen Hierzu m ssen sich entsprechende Dateien auf der SD Karte befinden Diese Funktionalit t dient dem einfachen Update des Systems ohne spezielle Programmieradapter Die Erweiterungen des IP Core und die Software des SD Karten Mikrocontroller sind derzeit noch nicht vorhanden und werden voraussichtlich mit den kommenden IP Core Updates zur Verf gung gestellt PBO von IC37 kann eine LED SDC ansteuern die die Kommunikation mit der SD Karte signalisiert IC37 wird ber die Schnittstelle ISP SDC X42 programmiert und hat eine Ausgabem glichkeit f r Debugging I
36. fblock 13 47 V 81 Nicht belegt 115 Nicht belegt 14 Backspace 48 B 82 Insert 116 Nicht belegt 15 TAB 49 N 83 Delete 117 Nicht belegt 16 Q 50 M 84 Shift F 1 118 Nicht belegt 17 W 51 I 85 Shift F2 119 Nicht belegt 18 E 52 86 Shift F3 120 ALT 1 19 R 53 87 Shift F4 121 ALT 2 20 T 54 Shift rechts 88 Shift F5 122 ALT 3 21 Z 55 Nicht belegt 89 Shift F6 123 ALT 4 22 U 56 Alternate 90 Shift F7 124 ALT 5 23 57 Leertaste 91 Shift F8 125 ALT 6 24 58 CapsLock 92 Shift F9 126 ALT 7 25 P 59 1 93 Shift F10 127 ALT 8 26 U 60 F2 94 Nicht belegt 128 ALT 9 27 61 F3 95 Nicht belegt 129 ALT 0 28 Return 62 F4 96 lt 130 ALT 29 Control 63 F5 97 Pause Undo 131 ALT 30 A 64 F6 98 Druck Help 132 Nicht belegt 31 5 65 F7 99 n b Ziffernblock 32 D 66 F8 100 n b Ziffernblock 33 F 67 F9 101 Ziffernblock 34 G 68 F10 102 Ziffernblock 54 58 Anhang 3 Mega STE Konfigurationsschalter README zum CPX Modul DIPS Mit diesem Modul kann die Einstellung der DIP Schalter des MEGA STE bzw TT ausgelesen und verandert werden Die Software berschreibt dabei die Hardware Dies funktioniert deshalb weil nach einem Reset die Stellung der DIP Switches vom TOS ausgelesen und im Cookie SWI abgelegt wird In diesem Cookie kann die Einstellung nun ver ndert werden ohne den Rechner ffnen zu m ssen Die acht Schalter belegen dabei die untersten acht Bit des Cookie Langwortes Ist ein Schalter ElNges
37. g dieses Dokuments bei weitem sprengen wenn an dieser Stelle eine genaue Funktionsbeschreibung des Cores wiedergegeben w rde Aus 27 58 diesem Grunde und auch aufgrund der hohen Entwicklungsgeschwindigkeit und somit Veranderung des Cores wird and dieser Stelle darauf verzichtet und auf die Dokumentation und Quellcodes des Suska lll IP Cores verwiesen Ethernet Baustein DP83848C Mit dem Ethernet Controller DP83848C verf gt Suska Ill C ber einen weit verbreiteten Physical Baustein der eine bertragungsgeschwindigkeit von 10 100 MBit pro Sekunde bietet Detaillierte Informationen und Beschreibungen zur Programmierung finden sich im Datenblatt zu diesem Baustein Der Controller ist am FPGA angeschlossen und kann bei entsprechender Erweiterung des IP Cores und der erforderlichen Treiber in der System oder Anwendungssoftware in Betrieb genommen werden USB Controller MAX3421E Der MAX3421E ist ein USB Host Controller Baustein der ber eine SPI Schnittstelle mit dem FPGA kommunizieren kann Erweiterungen am IP Core und an der System oder Anwendungssoftware sind hierf r erforderlich Der Controller erf llt die USB Spezifikation rev 2 0 Die maximale Taktgeschwindigkeit der SPI Schnittstelle betr gt 26MHz Hierdurch ist die maximal erreichbare Daten bertragungsgeschwindigkeit des USB festlegt Ausf hrliche Informationen zu diesem Baustein befinden sich im entsprechenden Datenblatt Video DAC ADV7125KST50 Mit diesem Baus
38. ie violette PS 2 Buchse Es k nnen wahlweise die originalen Atari Bildschirme SM124 SC1224 etc oder VGA kompatible Bildschirme verwendet werden Auf der R ckseite von Suska lll C sind die beide Anschlussbuchsen vorhanden siehe Abbildung 4 Es ist zu beachten dass die originalen Atari Bildschirme SM124 und SC1224 und hnliche in jedem Fall unterst tzt werden Allerdings ist die 14 polige DIN Buchse optional best ckt und auf dem Markt nur 14 58 noch in sehr begrenzten St ckzahlen erhaltlich so dass von die Inventronik GmbH keine Garantie f r die Verf gbarkeit bernehmen kann Bei VGA kompatiblen Bildschirmen und TFT Flachbildschirmen hangt es von den Synchronisationsfrequenzen ab ob die Bildschirme geeignet sind oder nicht Erweiterte Bildschirmmodi zur Ansteuerung von modernen TFTs sind in bereits vorhanden oder in Vorbereitung und k nnen via Configware Update ins FPGA geladen werden m Ve ee e Abbildung 4 R ckseite von Suska Ill C die originale Monitorbuchse ist optional Das Floppydisk Laufwerk ist ber einen High Density SUB D Steckverbinder mit Suska Ill C zu verbinden es ist die zweite Buchse von rechts in Abbildung 4 Die Belegung des Anschlusskabels ist im Anhang dieser Dokumentation wiedergegeben Systemkonfiguration Da der gesamte Atari kompatible IP Core im FPGA realisiert ist bietet sich nat rlich eine Erweiterung der originalen Funktionalitat an Um die Kompatibilitat zu wahren und um bestimmte
39. ifen Anderungen des Inhalts des Flash Speichers betreffen in der Regel das Auswechseln des Betriebssystems Anderungen an der FPGA Konfiguration das Verandern der System Hardware und Anderungen an den Mikrocontrollern das Erg nzen oder Auswechseln von Systemsoftware Laden des Betriebssystems via Bootloader Durch den Bootloader Mechanismus k nnen diverse Betriebssysteme in den Flash Speicher kopierte werden Dieser Abschnitt beschreibt das Kopieren des Betriebssystemabbilds von einem PC auf den Flash Baustein ber die Debugging Schnittstelle X47 des System Mikrocontrollers IC39 Zur Vorbereitung der Kommunikation ist zwischen PC und Suska Ill C ein USB UART Verbindungskabel zwischen dem USB Anschluss des PCs und dem Debugging Stecker SYSCTRL DEBUG X47 anzubringen Dieses Kabel ist als Zubeh r erh ltlich Zum Aktivieren des Bootloaders muss wie folgt vorgegangen werden 1 Das System mit Taste SW7 einschalten 2 Danach SW7 erneut dr cken und festhalten 3 Bei festgehaltener SW7 die CORE Reset Taste SW8 dr cken und wieder loslassen 4 Nun sollte die rote Boot LED blinken Der Bootloader wird endg ltig aktiviert wenn in diesem Zustand die Taste SW7 sofort nochmals gedr ckt und losgelassen wird Falls dies nicht geschieht erfolgt nach ca 3s eine Zeit berschreitung und der Bootloader schaltet sich wieder ab Ist die Aktivierung erfolgt so blinkt die rote Boot LED dauerhaft mit ca 2Hz Blinkfrequenz In diesem Zustand wird auf Kommunik
40. iner Minute dauern kann und die anschlieBende Ubertragung des Betriebssystemabbilds 35 58 An einem Fortschrittbalken am PC wird der aktuelle Fortschritt angezeigt Nach beenden der Daten bertragung sollte das System abgeschaltet und dann das Verbindungskabel getrennt werden Danach ist Suska Ill C betriebsbereit Laden des Betriebssystems via SD Karte momentan noch nicht implementiert Durch den Bootloader Mechanismus k nnen diverse Betriebssysteme in den Flash Speicher kopierte werden Dieser Abschnitt beschreibt das Kopieren des Betriebssystemabbilds von einer SD Karte auf den Flash Baustein Hierzu ist eine erweiterte Funktionalit t des IP Cores notwendig die in einer sp teren Version als 2K9A bereitgestellt wird Diese Dokumentation wird in der Folge an dieser Stelle entsprechend erg nzt Laden des FPGA IP Cores Im Auslieferungszustand von Suska Ill C befindet sich ein lauff higer IP Core bereits auf dem Boot Baustein des FPGA Beim Einschalten des Systems konfiguriert sich das FPGA selbst indem es seine Verdrahtungsinformationen aus dem Boot Baustein ausliest Dies dauert etwa 0 5s Danach befindet sich das System in einem funktionsf higen Zustand und entspricht in weiten Teilen der Rechnerarchitektur eines Atari STE mit erweiterten Video Modi Normalerweise ist es nicht notwendig an der FPGA Konfiguration Anderungen vorzunehmen Sollen aber spezielle Funktionen erg nzt oder eventuelle Fehler berichtigt werden so ist es notwe
41. ittstellen vorhanden Da die elektrischen Spezifikationen sowie die Funktionsweise dieser aus einschl giger Literatur bekannt sind soll an dieser Stelle auf eine detaillierte Beschreibung verzichtet werden Die Besonderheiten und die Lage der Schnittstellen auf der Leiterplatte werden im folgenden beschrieben Schnittstellen frontseitig Abbildung 15 zeigt die frontseitigen Schnittstellen Es sind solche nach vorne angebracht die nicht immer gesteckt sind oder die gut zug nglich sein sollen Daher befinden sich hier die digitalen SP DIFF sowie die analogen Audioschnittstellen zus tzlich der Halter f r Compact Flash uns SD Karten und USB sowie eine serielle Schnittstelle die an der RJ45 Buchse rechts im Bild angeschlossen ist Die Pinbelegung dieser ist dem Anhang zu entnehmen Pin 1 ist von vorne betrachtet das linke Pin Schnittstellen linksseitig Links sind die MIDI Schnittstellen und die beiden STE kompatiblen Joyports angebracht Abbildung 16 Suska Ill C linke Ansicht 31 58 Schnittstellen rechtsseitig Rechts befinden sich neben dem ROM Port die Buchse f r die Spannungsversorgung der Anschluss f r Atari kompatible Tastaturen die Buchse f r Ethernet sowie PS 2 Maus gr n und PS 2 Tastatur violett Der Originalsteckverbinder des ROM Ports ist nicht mehr erh ltlich und durch einen Industriesteckverbinder ersetzt Die Belegung und der Typ sind im Anhang wiedergegeben a i Jj ill Abbildung 1
42. ler ist zus tzlich mit einer Schnittstelle Aux USB X45 Verbunden Sie kann beispielsweise daf r verwendet werden mit USB Ger ten zu kommunizieren Hierzu ist die Software des System Mikrocontrollers entsprechend zu erweitern 39 wird ber die Schnittstelle ISP_SYSCTRL X46 programmiert und hat eine Ausgabem jglichkeit f r Debugging Informationen ber die Schnittstelle SYSCTRL_DEBUG X47 F r das Programmieren und die Kommunikation ber die Debugging Schnittstelle mit einem PC stehen als Zubeh r entsprechende Protokolladapter zur Verf gung Genauere Informationen zum Programmiervorgang sind im Abschnitt Aufspielen von Software auf die Mikrocontroller zu finden Informationen zu Protokolladaptern sind in den entsprechenden Produktbeschreibungen ersichtlich 23 58 MIE IDE soc Mouse Boot Jouport i LED Controls Stdby Ether B Ether A PLL FLT Keybd 45 8274 R29 8 17 A P Tu DEC os Ba a E Lo ae2 EJ BR D JE 144 05 x RU Orga ON nasa ES WE ba a e GE 4 Ji rw S US EL on 14 LE cF Card EN m w c e as 1 iw Abbildung 11 Der System Mikrocontroller a RIBS 2 LS Br p Der PS 2 Mikrocontroller Ein weiterer Mikrocontroller IC36 bernimmt die Aufgabe des urspr nglichen Tastaturcontrollers der originalen ST E oder Mega ST E Tastaturen Er erkennt PS 2 kompatible M
43. m Aufstecken von Programmierkabeln auf der Oberseite der Platine sollte der entsprechende Stecker auf der Unterseite gegen gehalten werden damit keine mechanischen Spannungen entstehen Es ist darauf zu achten dass die Leiterplatte falls sie ohne Abdeckung betrieben wird auf einer isolierten Unterlage steht Herumliegende Teile wie Draht oder Zinnreste B roklammern etc k nnen zu Kurzschl ssen f hren Hinweise zu dieser Dokumentation Die in dieser Dokumentation beschriebenen Eigenschaften des Systems h ngen von der jeweils gew hlten Implementation der Hardware im FPGA ab Da es sich bei der Modellierung dieser Hardware um ein quelloffenes Projekt handelt stellt die im Folgenden gegebene Beschreibung keine Garantie f r ein fehlerfrei funktionierendes System dar Fehlerberichtigungen und Erweiterungen der Funktionalitat k nnen aber einfach durch Updates der FPGA Konfiguration durchgef hrt werden Speziell bei der aktiven Entwicklung mit haufigen Updates besteht die Wahrscheinlichkeit dass das System abhangig vom Erfolg des compilertseitigen Platzierens Fittings der Hardwareelemente auf das FPGA mehr oder weniger stabil lauft Dies hat seine Ursache nicht in der Leiterplatte befindlichen Hardware sondern vielmehr im Zeitverhalten der Signale im FPGA Somit kann vom Hersteller von Suska Ill C keine Garantie gegen derartige Effekte bernommen werden Die Inventronik GmbH ist bem ht stabil laufende Updates in Form von Programmierfiles zu
44. n 6 ADR21 Pin 7 DATA3 Pin 8 ADR20 Pin 9 DATA4 Pin 10 ADR19 Pin 11 DATA5 Pin 12 ADR18 Pin 13 DATA6 Pin 14 ADR17 Pin 15 DATA7 Pin 16 ADR16 Pin 17 DATA8 Pin 18 ADR15 Pin 19 DATA9 Pin 20 ADR14 Pin 21 DATA10 Pin 22 ADR13 Pin 23 DATA11 Pin 24 ADR12 Pin 25 DATA12 Pin 26 ADR11 Pin 27 DATA13 Pin 28 ADR10 Pin 29 DATA14 Pin 30 ADR9 Pin 31 DATA15 Pin 32 ADR8 Pin 33 HALTn Pin 34 ADR7 Pin 35 BRn Pin 36 ADR6 Pin 37 BGACKn Pin 38 ADR5 Pin 39 DTACKn 46 58 Pin 40 ADR4 Pin 41 VPAn Pin 42 ADR3 Pin 43 BERRn Pin 44 ADR2 Pin 45 EINT7n Pin 46 ADR1 Pin 47 EINT5n Pin 48 RESETn Pin 49 EINT3n Pin 50 VMAn Pin 51 FC2 Pin 52 E Pin 53 FC1 Pin 54 BGOn Pin 55 FCO Pin 56 CLK8 Pin 57 RWn Pin 58 AVECn Pin 59 LDSn Pin 60 GND Pin 61 UDSn Pin 62 GND Pin 63 ASn Pin 64 GND Tabelle 15 Belegung des Erweiterungssteckers X27 Rom Port Cartridge X28 Steckertyp auf der Leiterplatte TML 120RA von Samtec Pin 1 VCCIO Pin 2 GND Pin 3 DATA14 Pin 4 DATA15 Pin 5 DATA12 Pin 6 DATA13 Pin 7 DATA10 Pin 8 DATA11 Pin 9 DATA8 Pin 10 DATA9 Pin 11 DATA6 47 58 Pin 12 DATA7 Pin 13 DATA4 Pin 14 DATA5 Pin 15 DATA2 Pin 16 DATA3 Pin 17 DATAO Pin 18 DATA1 Pin 19 ADR13 Pin 20 ADR15 Pin 21 ADR8 Pin 22 ADR14 Pin 23 ADR7 Pin
45. ndig den Inhalt des Boot Bausteins auszuwechseln Dies kann auf zwei unterschiedliche Arten erfolgen Zum einen durch das Kopieren eines IP Core Konfigurationsfiles von einer SD Karte in den Boot Baustein oder zum anderen durch das direkte Programmieren des Boot Bausteins ber das Active Serial Protokoll Eine dritte M glichkeit der nderung der FPGA Konfiguration besteht darin die Verdrahtungsinformationen direkt in die Konfigurations Speicherzellen des FPGA einzuschreiben Dies erfolgt ber die JTAG Joint Test Action Group Schnittstelle Diese M glichkeit hat den Vorteil dass aufgrund der SRAM Technologie des FPGA Konfigurationsspeichers diese Information beim Ausschalten des Systems verlorengeht und bei Wiedereinschalten das FPGA aus dem Boot Baustein mit der urspr nglichen Konfiguration geladen wird Diese M glichkeit ist also immer dann sinnvoll wenn nderungen ausgetestet werden sollen ohne das System zu gef hrden F r Active Serial und f r JTAG ist ein spezielles Programmierger t ein Byte Blaster oder ein USB Blaster erforderlich W hrend der erstgenannte an einer Parallelschnittstelle eines PCs angeschlossen wird erfolgt die Daten bertragung bei einem USB Blaster ber eine USB Host Schnittstelle wie sie an jedem aktuellen PC zu finden ist Der USB Blaster ist bei Inventronik als Zubeh r erh ltlich Anmerkung Das Einbringen einer Verdrahtungsinformation f r das FPGA in einen Boot Baustein wird als Programmieren
46. nformationen ber die Schnittstelle SDC DEBUG X43 F r das Programmieren und die Kommunikation ber die Debugging Schnittstelle mit einem PC stehen als Zubeh r entsprechende Protokolladapter zur Verf gung Genauere Informationen zum Programmiervorgang sind im Abschnitt Aufspielen von Software auf die Mikrocontroller zu finden Informationen zu Protokolladaptern sind in den entsprechenden Produktbeschreibungen ersichtlich c UHR SYSCT 9 JATUH ES 270197 E Ei a 26 58 Das Field Programmable Gate Array FPGA Suska lll C ist mit einem FPGA der Firma Altera ausgestattet Es ist ein Cyclone ll Typ EP2C35F484 einem 484 poligen Geh use Dieser Baustein stellt die wesentliche Funktionalit t des Atari kompatiblen Suska Boards her Der IP Core der eine STE Maschine nachbildet ben tigt etwa 20000 der zur Verf gung stehenden 35000 Logikzellen in diesem Chip Somit bleibt gen gend Reserve f r beliebige Erweiterungen Die digitale Schaltung die im FPGA realisiert ist kann durch Umkonfigurieren des Bausteins ge ndert werden Siehe hierzu den Abschnitt Laden des FPGA IP Cores IP Core im FPGA Der Suska IP Core ist ausschlie lich in der Hardware Beschreibungssprache VHDL Very High Speed Integrated Circuits Hardware Description Language verfasst eine Sprache zur abstrakten Modellierung digitaler Schaltungen Die Syntax von VHDL ist sehr ausf
47. nittstellen wurde ein Augenmerk auf eine sehr gro z gige Ausstattung gelegt Hieraus resultiert dass sich dieses Board derzeit von den meisten am Markt befindlichen universellen FPGA Entwicklungsboards deutlich abhebt Es gibt Bestrebungen mit einem modernen schlanken Betriebssystem auszustatten MINT und hiermit einen neuen Trend im Zusammenspiel zwischen Hardware und Software aufzuzeigen Durch die Vielzahl der Schnittstellen ist dieses Board dann auch f r alle erdenklichen Steuer und Regelaufgaben geeignet 12 58 Hinweise zum Betrieb Die Suska Ill C Hardware wird mit einer Spannung von 7V bis 12V betrieben Als Spannungsversorgung d rfen nur geeignete und mit entsprechenden Sicherheitspr fungen versehene Netzger te verwendet werden Die absoluten Parameter f r die Betriebsspannung d rfen nicht berschritten werden Siehe hierzu Technische Daten Ein Verpolen der Versorgungsspannung ist zu vermeiden siehe hierzu Abschnitt Die Spannungsversorgung Da auf der 8 lagigen Leiterplatte moderne Bauelemente mit entsprechenden geringen Abmessungen und filigranen Anschl ssen Verwendung finden sollte unbedingt darauf geachtet werden dass die Leiterplatte keinen starken mechanischen Belastungen wie beispielsweise Biegung oder Querkr fte auf die Steckverbinder ausgesetzt ist Hierdurch k nnen sich im ung nstigsten Fall L tverbindungen unter dem FPGA l sen ein Defekt der wirtschaftlich nicht reparabel ist Bei
48. of ausw hlen e Programmieroptionen ausw hlen zum Beispiel Program Configure oder Verify e Programmiervorgang Konfiguration starten 37 58 Laden des FPGA IP Cores via JTAG Die Konfiguration des FPGAs via JTAG erfolgt sehr ahnlich zur Programmierung des Boot Bausteins uber das Active Serial Protokoll mit dem Unterschied dass der Programmiermodus auf JTAG eingestellt wird und das Konfigurationsfile die Endung sof tr gt e OZNP EZ Di 876 IZ Pinti J hoe L s 72 92 gt Ge RS o gt Je ARSE 4 Germany i Inven ronik GmbH o aay lt a s sao s w sa s u ra s so s s s w s s a aus s ae su ac am ste Hade El Abbildung 20 JTAG links und Active Serial Programmierschnittstelle 38 58 Aufspielen von Software auf die Mikrocontroller Auf Suska Ill C befinden sich drei Mikrocontroller von Atmel aus der gleichen Familie Somit erfolgt das Programmieren dieser Bausteine f r alle drei auf die gleiche Weise Zun chst wird ein Programmierger t zwischen einer USB Schnittstelle eines PC und dem entsprechenden Programmierstecker des Mikrocontrollers angeschlossen F r den System Mikrocontroller C39 ist dies der Stecker SYSCTRL X46 f r den PS 2 Mikrocontroller IC36 ist dies ISP_PS2 X38 und f r den SD Karten Mikrocontroller IC37 ist dies ISP_SDC X42 Es muss hierbei unbedingt auf die
49. r Intellectual Property steht Die aktuellsten Versionen stehen auf www experiment s de zum Download bereit Funktionen die nicht im FPGA realisiert werden k nnen wie beispielsweise DA Converter Audio Codec 11 58 umfangreiche Speicher analoge Schaltungsteile sowie Power Management FPGA relevante Hardware und einige Schnittstellenbausteine sind als diskrete integrierte Schaltkreise vorhanden Abbildung 2 Suska Ill C Leiterplatte Prototyp dieser weicht geringf gig von der Serienausf hrung ab Suska lll C zeichnet sich neben den genannten Eigenschaften durch eine sehr geringe Leistungsaufnahme aus so dass dieses Board f r Batteriebetrieb ausgezeichnet geeignet ist Alle ben tigten Spannungen werden aus 7V bis 12V Eingangsspannung gewonnen Die drei Hauptnetzteile sind in Abbildung 2 rechts oberhalb des FPGA zu sehen Die gesamte Hardware ist auf einer Leiterplatte mit 8 Kupferlagen realisiert und hat eine kompakte Grundfl che von 234 140 mme Die h chste Bauh he ist durch den originale Atari ST Monitorstecker vorgegeben und betr gt lediglich 27mm Mit Suska Ill C steht dem Anwender eine moderne rekonfigurierbare Hardware zur Verf gung die durch Ihre Vielfalt an Schnittstellen f r viele Anwendungen bestens geeignet ist Neben den Atari ST STE Computern lassen sich nat rlich weitere Anwendungen wie beispielsweise Amiga relevante Clones realisieren Bei der Auswahl des FPGA und bei der Entscheidung bez glich der realisierten Sch
50. r Verf gung zu stellen 13 58 Inbetriebnahme des Systems Zum Betrieb der Suska Ill C Hardware m ssen einige Vorbereitungen getroffen werden die Folgenden aufgef hrt sind Die Beschreibung stellt hierbei eine Minimalanforderung dar Die Spannungsversorgung Suska Ill C ben tigt eine Spannungsversorgung von 7V bis 12V Hierzu kann ein Steckernetzteil mit einem Ausgangsstrom von etwa 1 5A verwendet werden Der Anschluss erfolgt ber den rechts befindlichen Hohlstecker Abbildung 3 Der Pluspol der Spannungsversorgung ist am Mittenstift angeschlossen Abbildung 3 Rechte Seite von Suska lll C mit Hohlstecker links der Mitte Suska Ill C ist gegen Verpolung der Versorgungsspannung gesch tzt Es kann in diesem Fall allerdings zum Schmelzen der Sicherung F1 2 5AT auf der Leiterplatte kommen Diese ist dann gegen einen identischen Typ auszuwechseln Shurter OMT 2 5A 125V Anschluss der minimal erforderlichen Peripherieger te Um die 111 Hardware als Atari STE kompatiblen Clone nutzen zu k nnen muss eine Tastatur ein Bildschirm und eventuell eine Floppydisk angeschlossen werden Es kann wahlweise eine originale Mega STE oder Mega ST Tastatur verwendet werden oder eine Ausf hrung mit PS 2 Anschluss Es ist nicht m glich beide Tastaturtypen gleichzeitig zu verwenden Der Anschluss der entsprechenden Tastatur erfolgt entweder am Western Stecker rechts neben dem Hohlstecker f r die Spannungsversorgung oder ber d
51. richtige Polarit t des Steckverbinders geachtet werden Pin 1 ist am Programmierkabel rot markiert Die folgende Abbildung zeigt ein Beispiel 4 SA Abbildung 21 Anschluss des AVR Programmierger ts an Suska Ill C 39 58 Anhang1 Belegung der Steckverbinder FC X2 Pin 1 2 SDA Pin 2 GND Pin 3 l2C SCL Tabelle 2 Belegung der I2C Schnittstelle X2 ACSI X4 Pin 1 ACSI Di Pin 2 GND Pin 3 ACSI 06 Pin 4 GND Pin 5 ACSI 05 Pin 6 GND Pin 7 ACSI D4 Pin 8 GND Pin 9 ACSI 03 Pin 10 GND Pin 11 ACSI D2 Pin 12 GND Pin 13 ACSI D1 Pin 14 GND Pin 15 ACSI DO Pin 16 GND Pin 17 VCCIO Pin 18 GND Pin 19 VCC Pin 20 ACSI HDACKn Pin 21 ACSI HDREQ Pin 22 ACSI HDCSn Pin 23 ACSI RESn Pin 24 ACSI CA1 Pin 25 ACSI HDINTn Pin 26 ACSI CR Wn Tabelle 3 Belegung der ACSI Schnittstelle X4 40 58 SCSI 5 Pin 1 SCSI_REQn Pin 2 SCSI_MSGn Pin 3 SCSI lOn Pin 4 SCSI RSTn Pin 5 SCSI ACKn Pin 6 SCSI BUSYn Pin 7 GND Pin 8 SCSI DO Pin 9 GND Pin 10 SCSI Di Pin 11 SCSI D5 Pin 12 SCSI D6 Pin 13 SCSI D7 Pin 14 GND Pin 15 SCSI_DCn Pin 16 GND Pin 17 SCSI ATNn Pin 18 GND Pin 19 SCSI SELn Pin 20 SCSI DPn Pin 21 SCSI D1 Pin 22 SCSI D2 Pin 23 SCSI D4 Pin 24 GND Pin 25 TERM Tabelle 4 Bel
52. tein der drei 8 Bit Video DACs enth lt ist Suska Ill C mit einem Videosystem ausgestattet welches in seiner Qualit t die originale Hardware der STs oder STEs bei weitem bertrifft Obgleich pro Farbe nur 4 Bit bzw 6 Bit verwendet werden siehe hierzu den Abschnitt L tbr cken SJ3 bis SJ8 ist die Scharfzeichnung und Dynamik der Videosignale bei Suska Ill C herausragend Audio DAC AD5302 In originalen STE Maschinen sind zur Erzeugung von Audiosignalen zwei 8 Bit Digital Analogwandler DACO0802 eingesetzt die ber einen parallelen Datenbus verf gen Diese Art von Bausteinen ist heutzutage nicht mehr zeitgem Daher findet als Ersatz hierf r ein miniaturisierter Baustein Verwendung der zwei 8 Bit DACs enth lt die ber eine SPI Schnittstelle Serial Peripheral Interface verf gen Das bedeutet dass f r die 16 Datenleitungen die im originalen STE an die DACs angeschlossen sind nun eine Dreidraht Verbindung eintritt die mit 3S0MHz getaktet werden kann Somit ist es m glich die Audiodaten im Vergleich zu originalen STE Maschinen ohne Einschr nkungen zu bertragen Der Suska IP Core ist hierf r mit einem Modul ausgestattet welches die Konvertierung der parallelen Audiodaten in das serielle SPI Protokoll bernimmt Die beiden analogen Ausg nge des AD5302 sind an die AUX Eing nge des Audio Codec CS4299 angeschlossen Hierdurch wird eine Lautst rke und Klangregelung m glich die in STE Maschinen durch den Baustein LMC1992 durchgef
53. ue Lage dieser L tbr cken ist dem Best ckungsdruck der Unterseite dieser Leiterplatte zu entnehmen der sich im Anhang befindet Abbildung 8 L tbr cken SJ1 und SJ2 auf der Platinenunterseite Lotbr cken SJ3 bis SJ8 Die Grafikmodi von STEs erlauben 4 Bit pro Farbe In Suska Ill C wird ein Video AD Konverter eingesetzt welcher 8 Bit pro Farbe verarbeiten kann Wahrend die jeweiligen niederwertigsten zwei Bit D1 und DO fest an Masse geschaltet sind und die h chstwertigen vier Bit D7 bis D4 an den Garfikcontroller im FPGA angeschlossen sind k nnen die Bits D3 und D2 wahlweise beschaltet werden Werden sie an Masse geschaltet werksseitig so ergibt sich eine STE kompatible Farbdarstellung mit 4 Bit pro Farbe also 4096 verschiedenen Farbt nen Werden diese Bits an XFF827E D7 bis XFF827E D2 geschaltet die ebenfalls am FPGA angeschlossen sind ist eine Farbdarstellung von 6 Bits pro Farbe m glich Dies entspricht 262144 verschiedenen Farbt nen Hierzu muss allerdings eine erweiterte Videodarstellung im IP Core des FPGA vorhanden sein und die Signale XFF827E D7 bis XFF827E D2 die dem entsprechenden ST Book Register entsprechen stehen dann nicht mehr auBerhalb des FPGA zur Verf gung Siehe hierzu auch die Beschaltung von IC39 System Mikrocontroller X33 Aux2 Steckverbinder und IC37 SD Karten Mikrocontroller Abbildung 9 zeigt die Lage dieser L tbr cken Deren genaue Bezeichnung ist dem Best ckungsdruck der Unterseite dieser Leit
Download Pdf Manuals
Related Search