Home

DVDR3455H HDD + DVD Recorder

Contents

1. 5 6 7 8 9 10 11 12 13 1101 B6 3166 B8 T117 H5 1 2 3 4 1105 E5 3167 B8 T118 H6 1111 D6 3168 F9 T119 15 2101 B6 3169 F9 2102 B6 3171 1 G10 p Communication COM SEE 2105 E8 3171 2 G10 B al k e n d ro ces amp r ea El Video Input Digital VID Video Output Analog VOA gt 2106 E5 3171 3 G10 7101 3 2108 G12 3171 4 G10 g DMN 0652 2109 G13 3172 1 G10 VIDEO DAC 2121 G3 3172 2 G10 VL EO DAC1 OUT peere reen een E 289 masa dD DAS QUT 2124 G4 3173 1 G10 DMN 5652 slo_innx E19 31624 9 3V3BE Oly vsyNc DAC2_OuTB 2125 G4 3173 2 G10 TDO GPIO39 lt gt 2126 G4 3173 3 G10 AF8 JTAG cse IGPIO45 DAC3 OUT 2127 G4 3173 4 G10 AES AF15 oaei 3124
2. log board mie Faw gg Fant fz le mau NT E rau E pos Ea 80 mm ANA PH 2mm EE sy jeeA DX NN EFA F leeA EMO UNA STET ava STBY RED leem stay sonasenm son 8m pas CEDA NN 300 D smy my NN EA ws sev F ED 5 EEE foo lee 3 Hp Far Fcou cour Mervez Da vs soo FC tmm FC tmm ro imm FC tmm FC inm B aum a hr is ovo sa oo x ps PB s aw 50 s von stev i fia em hr s Ps 0 p sao E jo uw RFAL s i soro s pa 2 ps p v p rao h je ener j fis Ra sn no m pr ono jo pio NI E mw s bm f onn m OR PR E joo iz fia ha fis lp Em b from p hr s oo pau jx pe fas p joo E ow p eun i fiz m 7 7 s oo UN EI p poc ho is pec s z oe p po 5 o a fio frostasr
3. t SELO SE SE SE SE SE SFUOLOLOLO OO NUNN WWMM NWI NW NWI NW NWI LN NWI LIN WD OWI NLA WI LOI IY NOW OIL NIN LIN LNW CNONCONCNCNCNCONCON COCOCOCOCOCOCOCO C C att ttt dt tt RC RC RC RC RC CC C tt ER ttt tt ttt tere lt lt 0eoneaeneaen oo ooomo moma emen c lt lt COCO x x x LULLA LOL COCO 0000 CNONPOPO SELOLOGCOCOP RS 000000900 OO TANNINS FOWWORNT 000000200 OO CNONIPO TO E FLOALNWOWP 1 000000 MOO LOLOCOCO TT 0000 NAN st SE COCOCOCOCOCOCOCOP P P P P D IP P P P P P P PP P P P 00 00 00 00 00 00 00 00 00 00 00000000 000000000000 020309 030 0200000002002002000000000 0O0DO OOL 010000000000 0 COLO LO LO LO LO LOLOLOLO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LN LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO LO COCO CO CO COCO COCO COLOCO COCO COCO OO
4. NNNNNN N s T CNCNCNCN DFOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLODLOOLODLOOLOLOLOLOLOLOLOLO CONONPOrPO SE TOL OOM 0000 CNCONPO TOOOONN 0000 NNMNMN FLOW OUP 0000 0 CNICNIPO SE UDUOCOCOT 0000 000 OO CNICNIPO PO SE STE CNCNCNCNCNCON CNONCON CN CNONCNCN CNONLOV CONI PO P r7 P P0 P 809 PO Pr 0 P rr S PO PO PO SE SE SE SE SE SE SE SE SE SE SE SESE SE SE SESE SENSE SFLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOCOCO OCO OCO O OC O O LOLOLO LO LOLO LO LO LO LO LO LO LO LO LO LO uuu uu uuu LO LO LOLO LO LO LO LO LO LO LO LOL LOLOLDLOLOLOLOLOLOLOLO LO LO LO LO NON LOLO LDLOLOLO LDO LOLO LO LO LO LO LO LOLO LO LO LOL uu uuu LOL LOW
5. 3573 1 62 517 T673 1511 7 3573 2 62 T518 A9 T674 63 1512 A7 3573 3 62 T519 A9 T675 63 1521 A10 3573 4G2 T520A9 T676 G3 1522 10 3574 1 62 T521A9 1677 G3 1536 A13 3574 202 522 B9 T678 G3 3V3BE 1537 C13 3574 3 G2 523 B9 T679 G3 1541 F7 3574 4G2 T524B9 T680 G3 1 1551 013 3575 1G2 525 B9 T681 G3 3 1552 D13 3575 2G2 526 B9 682 03 Video IO 1571 F1 3575 302 T527B9 T683 G3 T t 4 E Audio IO 1671 F3 3575 4G2 T528 B9 T684 G3 2 8 8 5 GOFMN BMA TFT 24EMNCOMT ATET 18FMN BMT A TFT A 2502112 3576 1 G2 T529 C9 T685 G3 A LD20 1500 T25R ON age gt SYSRST IEEE1394 S 8 ch 2503 111 3576 202 17530 C9 7686 G3 s 1511 ST 8 H lt ckr 3537 22R 75374 gt 2505 H13 3576 3 H2 T531 C9 T687 G3 Te m ian 3 1 See rogo 2 Pe 3538 AZ2R 3 2506 H13 3576 4H2 T532 C9 Tess Ha eA 5 lt ch lt s tes 1 2507 H13 3577 H2 T533 C9 689 H3 8 A 5 n m T BAS316 3
6. CNCNCNCNCNCNCNCNCNCN CNCNCNCNCNCNCNCNCNCNCNCN NN NN CNCNCNCNLOLOCNCNCNCNCNCN coco eoemncen eaenen lt lt eaencen enencn 000000 lt lt 00 lt c c c x x c 0D x x x xx enemy x COCOOCOOCOCOCODYOXOCQOCOOXOCXOXOCOCCOOC3YO0COCOCO x x RR SC CNCNPOPO SE FLOLOO ORI 0000 009009 CO LOLOCOCOTP P 0000 090 CO CO NN OO NNNN sE SEUDLOQGQDGOI D 0000 0000 CNONIPO PO SE FLOW OCO HNN INI TT NN St std tt St S SSS SESE SE SE SE SFLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLOLO E GG GS GG GR GR GR GR GR Go GG GO GR G GG GG o Go q GG GG GG Go iG Go G GR GO GR GO GR GG GR Go GG Go NNMMNNNNNNNMMNNNN NNV LO LO LO LO LD NIN IRIN III PO OY PO CNICNICNLONI PO PO ST SE
7. SDIN 1 20 VL SCLK 2 19 AMUTEC LRCK 3 18 AOUTA MCLK 4 17 VAH VD 5 16 GND GND 6 15 AOUTB DIF1 SCL CCLK 7 14 BMUTEC DIF0 SDA CDIN 8 13 VQ DEM AD0 CS 9 12 27 VBIAS RST 10 11 VA Pin Name Pin Description SDIN 1 Serial Audio Data Input Input Input for two s complement serial audio data SCLK 2 Serial Clock Input Serial clock for the serial audio interface LRCK 3 Left Right Clock Input Determines which channel Left or Right is currently active on the serial audio data line MCLK 4 Master Clock Input Clock source for the delta sigma modulator and digital filters VD 5 Digital Power Input Positive power supply for the digital section GND 6 Ground Input Ground reference 16 RST 10 Reset Input Powers down device and resets all internal resisters to their default settings when enabled VA 11 Voltage Analog Power Input Positive power supply for the analog section VBIAS 12 Positive Voltage Reference Output Positive reference voltage for the internal DAC VQ 13 Quiescent Voltage Output Filter connection for internal quiescent voltage VA 17 High Voltage Analog Power Input Positive power supply for the analog section VL 20 Serial Audio Interface Power Input Positive power for the serial audio interface BMU
8. FC AD2 5V_V 5VN 5VN_V 5v 5V_V y Y 5101 1102 4 M 5102 nos 4 2131 n zi 10u E 100 gt BC847BW 100 zals gl sl 8 8 VOA_CVBS 3121 fs ayaa 5 1508 1132 B ai MSP 801V1 02 01 B NI FE LF Lr 4121 vo CVBS QUIM q 6 GND GND 825 EM CVBS out aoe NSS 528 8 2132 GND 2121 100 VIA CVBS TU 1 TUN CVBS CVBS_ Tuner in an no Jumper BON GND 5 Use 2422 033 00533 5V_V 1111 8 1132 T ROS DE 2133 MSP 801V1 02 01 B NI FE LF MSP 801V1 02 01 B NI FE LF m RE CVBS IN 4111 VIA CVBS RE GND Rear CVBS P al 100n GND E 7 rls 558 8 ren 7112 2134 ESE BC857BW 4122 VO SC VOA SC 3125 100 vo SY gt 150R q a Use 2422 033 00533 GND GND 5 825 3o9 gde q 2135 5 o al al L 1111 A s gt 2 8 gt 8 8 GND MSP 801V1 02 01 B NI FE LF 100n a m i GND a a 5V_V o o gg 1112 RE_SY_IN 4112 VIA_SY_RE GND 5VN V 8 MsP 801 1 02 01 B NI FE LF Rear YC in 1 pom BAS eng 1113 RE SC IN 4115 VIA SC RE 7113 2136 e K ela GND 4115 BC847BW ala 100n 1151 Ode ae VOA SY 3127 GND vo Lys al GND 1 8 8 gt sim 150R _4123_ GND BB a ack Ai 5 5 8
9. ICM TOMOOCOOOOOMMAMMNIO00H COPS 00 CNPO SEUOCOP 00 00 NMN DOC ORI I I I I III I NI LOD SS SE SE CO CNPO SELOCOP 00000 SELOCGOP 00 NM CNCNCNCNCNCNCNCNCNFOFOFOFOFOFDhDFO Th 000000000003 OONA DOVOOOOMDOOMIDV lt LDMDODMDO LL C lt ANDI TOON 000 NO NO ELO NN NNNM DOBRO DONO sh Sh SP St SP NNNNNNNANNNNNANNNNNNANMMMMM DON 00000000 0 0 02020205000000r oom 000000 O mm SELOCOP 0000 CNIPO SELOCOT 000 CO SIS por er o ues CNICNCNCNCNCNCNCN CONI CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN LOCOLO
10. mmn lt ex lt lt lt x xI nmm sx xsooooeuluicococooooeoeutcooeoeaMooooooeemMueoeoecdxcululicculululbi icc NANDO SE TFLOLO OOP 0000 020 OO CNCNPO PO SE 0000 000 SE CNCNPO PO SE NNM SE SELOUOGCOGCO P P LEES CONCNLOLOUOLUO s E SE mk SK 1 pdf 2006 05 25 DVDR3455D_TestPoint e mM EE video ESQUEMA EL TRICO PAINEL ANAL GICO ENTRADA SA DA DE V DEO
11. 500 M20 0us Chi 7 5 70m 11 Nov 2005 14 37 59 11 Nov 2005 16 05 54 AUD DAI 0 T539 Tek Stop 25 0MS s 14 Acds 1 4 14 a ae l AW ali el CAT TOS M200Ms 7 600 11 Nov 2005 13 56 22 AUD_WCKI Je Tek Stop 10 14 Acds Fnd 19 Wipe 2 00 M5 00NS Chi 7 520MV 11 Nov 2005 13 50 05 VOA RPr 1 Stop 2 50 5 5 E 76 Acos L v 1 4 thr 200m M20 0MS Chi 7 652m AUD_DAO 0 T543 Tek Stop 25 0MS s 15 5 I 1 Pt 4 m 15 L NM L DADA Me W tai 1 00 MM2 00Ms CAT 7 400mV 11 Nov 2005 15 52 06 AUD WCKO T542 Tek Stop 1 0055 8 65 Acds 1 1 MS0 0rs Cht 7 160mV 11 Nov 2005 VOA_SY Stop 2 SOMS s 74 t H PS
12. x NA Ud 500m M20 0us Chi 7 30mV 1138 D Y 12 Acas t 1 Stop 2 50 5 5 Wi Ws ik Chi 20 0m 1213 AIA R DEA R_RE2 Tek Stop 50 985 5 55 Acgs t M20 0us Chi 7 8 0m 7 TRO 1 on 100 1 00 5 Chi 376 1150 DIGITAL_ ET Tek stop 500 5 5 167 Acos T 1 Y A 2 00 1005 Chi 7 52 9 2005 17 10 06 9 2005 18 52 30 10 2005 17 10 05 10 2005 15 09 56 1142 C T Tek Stop 2 50 5 5 Jl 1 CHT 200m 29 0 5 Cnt 7 139D VR Tek Stop 2 50 5 5 100 1 CHT 500m M20 0us 7 70077 1212 1214 Tek Stop 50 0 5 5 12 Acos i 19 tht 1 00 MT Ooms 3 80 7304MSP XTAL_IN Tek Run 4 0065 5 sample 4 a VT j CHT 50 0m MT2 Srs Chi T 8m 9 Nov 2005 18 38 33
13. 295 ED 000 RAL 9 9 0 9 99 D e e e 9 e e o DODODOOO00 5696069966699 O O OOO NN NT NNNNN CN 4 OOG EREEREER CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN PD TS COCOCOCOLOLO s E SELOCOLOUDUO mmm WO MMMMMMMMMMMMMMMNMMMMM SE st CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN DO e e e e 6 6 e 6 9 CON OXOCOCOCOCOCOPO x LN COLO COCO ceno N nmmn lt ceno xc xc O AMTOONDO NMTOORDMOO O Sets QNCNCNCNCNCNCNCNCNCNFOLOtO D CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNFO 5 oe DO ce se oe 000000 COCO x on x x x x SELOCOP CO SELOCOT OOO DO LOCI 000 44044 5969509690 DOO 00000 DOO GU O0000000 CNCNCNCNCNCNCNCNCNN CNCNCNCNCNC
14. CHT 500m MZ0 0us Chi 7 600m DVDR3455 PAINEL ANALOGICO LAYOUT INI Gmm OO NNO MN 0009000000000000 OO DS 00000000 PP PP C33 33 93339393033 NANDO CNON SE SELOLOP T SEE 0O000000000OLOLO O O O O CACO COCCO OCO COCO lt lt NNNMN ITNNOO St a SE SE SE SE SE SE SE SI CNCNCNCNCNCNCNCNCNCNCNCNCNCN TTNN IIT CNCNCNCNCNCNCNCNCNCNCNCNCNCN SESESESESESESESESE SE SE SE SE SE coeaecacaecacooncneonm coco coco EON 000000 FOA 107200000000 000 CNCN COCO C lt lt lt RICO ooo crr rn rr OO CANCNCNCNCNCNCNCNNONONOKOFONO SESE SESE SESI METODO roro OOOO00000000000 SESELOLOCOCOT 0000 O OYCO CO CNCNCNONCNCNCN CN CNCNCN CONI CNCNCNCNCNCNCNCNCNCNCNCNCNCN SE SE SE SE SE NN SE SEUOLO NAN CNCNCNCNCNCNCNCNCNCNCNCNCNCN
15. AB AB lt 825 NSS MSP 801V1 96 FELF 22 15 e 2 52452 si 2 2137 V GND N ES al 100n 1149 GND GND GND 7114 2138 1131 2 GND 5VN_V BC847BW e ak NI FEL VOA RPr 3130 GND GND pom X AAA DIGITAL AUDIO 1508 Digital out Black 4124 8 1114 1112 m Pr out Red HLW6S 2D7LF HLW9S 2C7 zer Nee 525 855 ips d 414 AARFR 258 828 F AVi 5 82 4115 L FR 2139 ront im gt HESSE 3 gt 6 gt t 116 FR_CVBS_IN 4113 VIA_CVBS_FR 1 100n 2422 025 0570 2 5 H 5V_V GND D eb 5781 1 E E 417 FR_SC_IN 44 4116 VIA_SC_FR 7 GND V a gt 2 H18 FR SY IN 44 4114 SY FR 7115 2140 1 BC847BW 1119 100n VOA GY 3133 GND GND GND 150R 4125_ Rear YUV in 44 LPR6520 P910F 525 8 lt 5 Red Pr 1120 RE Pr IN RPr 557 578 21 eee 2141 diei 3 RE Pb IN 44 4118 VIA BPb 5V_V GREEN_BLUE Bl Pb REINAN Sue 100n GND VOS MSD 244V 88 NI FE LF 98 1123 NA 44 VIA_GY B 1145 4ty A119 GND 5VN_V 7116 uus s l Y out Green BC847BW VO Pb 1148 1000 50 Pb out Blue Green Y 1 6 1121 es Eu VOA BPb 5137 GND 1147 2 al el g s E g g a3 Bl gar 150R al m E SS ZE es 2 7 1 1 66 4 9 9 9 9 4 4 1 1 4 L L gir GND GND wl L 929 q GND 5 m HH ase 855 E 2422 026 05
16. DOOO00 CNCNCNCNCNCNCNCNCNCN Ns coOcncn rc x xm JL Cccoo3o3o3 o30 x 0009 P 0000000000 0000000000000 IEI PINE INI SE SE T 5 2 DOODODODOOOOC o o ate 52 DO LOLOULOLOLOLOLO st s SE SE SEPO PO SNI SE SE SE NOKOM OO CN TOONN CNCNCONILO LOLO TN CL OOCOCOCOOCXOOCOCGOCOCOCOOOOOOO0 DOOODC OTNOTNAMNTOWOR OO NNO ON SESE SELOULOLOLOLOLOLOUOUOCOCOCOCOCOCOCOCOCOCOCO DO FtOtO O O O OtO OO OO OO MMMMMMMOOCHCOOWWWWWWAAaAO TOSELOCOP O SELOCOP SELOCGOT 000 PIRIP
17. a 8 FERE T 40 SCLINL SC1 OUT 30 AIA_R_MSP _ N 3319 27K 6 SCART R D A 1 wy 33VSTBY 4N 3320 10K R I B NNN 38_ISC2 IN gt Y Se1_OUTL 3 LMSP L D A i 37 SC2 INL LL 2u2 50V EN 231740 2814 2315 4u7 50V EN 2316 330n 5V_FV SCART Switching Facilities 5V_FV I2C edd C2 Write V ko 2819 C3 Read 100n VREF2 VREF1 AHVSS ASG AVSS DVSS AVSUP XTAL_IN XTAL OUT NE e x 4312 HO 7302 BC857BW TUN_CVBS _ EH gt d G 0 3314 25 29 35 39 44 20 23 24 28 32 1 7 gt s 100n 6p8 2882 2333 120 add 82 Write 83 Read H Version table for 1302 Version table f 7300 A Nafta ta APAC 2 0 AF T 1 5V 1 5Ve3V gt 3V APAC Nafta Taiwan K others TUN_DETO 1 1 0 Wan S Korea SC N90821A26F PAL MO601PDZ5F NTSC N90821A26F _ 0 NOP 2422 542 00025 2422 542 00034 2422 542 00035 TUN_DET1 MSP3425G6 MS 4 5 9322 186 86671 9322 18 15 MSP3 4256 7568 9322 185 86671 30 Not used provision 3139 243 33332 130 3 a2 pdf 2006 03 01 N For NTSC tuner 1 2 3 4 5 6 7 8 9 10 11 12 13
18. SAS 9 re2 IS A Ql al ls M JUE mu o ie Tel 50 a i 51 gt nr O 2 CE 0207 ED 2 I 2 ANI Eom r 1 al DVDR3455D_BtmView pdf 2006 05 25 ES ur UNIDADE FONTE DE ALIMENTA O ESQUEMA EL TRICO 10 Ro 688 c38 212 2N2 68R Set pa O R100 68R 4 4 Qa 0 65mmx12 5T R16 x Z o gt zl 8X10 De R JE E ez nd 016 o 56 q ei 2 1 C4 o xau 8 R22 Dm 2 oS wn 1 1000uF 16V e S 2 gt uv L4 A 10 20 gt 0 35mmX60T ow C42 8550 g K56 2 35mm R33 GND F1 12 OPEN OPEN OPEN 8 gt LN L t amp 250V 3 15A 20mm 5 D14 4 sav n 2 N 55 FR207 q gt ess 8 5 2 mM FR207 29 ea 09 se gears a _ e 1 89 z amp SAS Vno gt 5 158 FR107 FR107 gt a FR207 3 C15 D4 P5 AGND D12 Ee 5 4 330uF 200V D AA 1 gt o 3 60 NS SR806 0 8mmX7T 2 5 L6 B FR207 0 35mmX60T NE s 8X10 R77 R40 L4 B x bz 0 33R 2W 155 D M22 R106 OPEN 2 R98 _
19. O TEN L 1X3 NI a EE 1022 803 at ze0yd H asvasn 195 SgAO Z1X3 NI lt 4 Ol Figura 8 2 Audio Analogico IO NENNEN O processameto de udio sempre feito em stereo isso significa separacao entre os canais direito e esquerdo e a troca completa realizada usando HEF4052 que um duplo multiplexer quatro por um e MSP3415G processador Multi sound a Trajeto de gravac o A sele o completa de sinal de udio para grava o feita por HEF4052 7201 que um duplo multiplexer quatro por um As linhas de entrada para o seletor 7301 s o providas pelo MSP 7304 AIA LMSP AIA R MSP ou entrada de cinch traseiro Ext AIA_R_RE1AIA_L_RE1 ou a entrada de cinch frontal RFR AIA_L FR O 7201 controlado via sinais RSA 1 RSA 2 prov m do MSP 7500 O MSP atua como uma porta expansora do Driver de Controle FIP O Op Amp na sa da 7201 necess rio para raz es de desempenho e atua tamb m como um driver Os sinais selecionados ALADC e ARADC s o diretamente alimentados pelo udio ADC Como existe tamb m uma quinta entrada DV in os correspondentes sinais de udio ALDAC ARDAC do painel digital s o distribu dos via MSP 7304 e sa da como AIA R FR AIA L FR para seletor 7201 b Sa da de cinch O Multiplexer HEF7201 seleciona sinais de poucas fonte cha madas Cinch Frontal de Entrad
20. RE j j spo pu T t 3 ur x m us E y6 m ls 25 2 m m n E Figura 8 7 MINDS CONFIGURA O DO PINO NC VREF1 SC1_OUT_R SC1_OUT_L NC AHVSUP DACM L DACM R VREF2 ys 33 32 31 30 29 28 27 26 25 24 23 CAPL M 34 RESETQ AHVSS 35 125 DA IN2 AGNDC 36 DVSS Sc2 IN L 37 DVSUP SC2 IN R ADR CL ASG 39 MSP 34x5G 125 DA IN1 SC1 IN 40 I2S_DA_OUT IN R 41 125 5 VREFTOP 42 125 MONO IN 43 2 DA Avss 44 O I2C_CL 1 2 3 4 5 6 7 8 9 10 11 AVSUP STANDBYQ ANA_IN1 ADR_SEL ANA D 1 00 TESTEN D 1 01 IC7206 192KHz Stereo DAC com 2vrms line out DIAGRAMA EM BLOCO 1 8 Vto 3 3V Hardware or 1 5 Control Data Reset Serial Audio Input Level Translator Register Hardware Configuration PCM Interpolation Filter with Volume Control Serial Interface Interpolation Filter with Volume Control Auto Speed Mode Detect XTAL_IN XTAL_OUT TP PMQFP44 package Figura 8 8 3 3V Multibit AX Modulator Multibit A Modulator Figura 8 9 9Vto 12 External Mute Internal Voltage Control Reference 2 Vrms Line Level Left Channel Output 2 Vrms Line Level Right Channel Output Left and Right Mute Controls aras DESCRICAO E CONFIGURACAO DO PINO
21. uwa 2 1 Instru es de Seguran a 2 1 1 Seguran a geral Os regulamentos de seguran a requerem que durante um reparo Conecte a unidade aos cabos principais um transformador de isolamento Recoloque os componentes de seguran a indicados pelo sim bolo N somente pelos componentes id nticos aos originais Qualquer outra substitui o de componente com exce o do tipo original pode aumentar o risco de fogo ou choque el trico Os regulamentos de seguran a requerem que depois de um reparo voc deve retornar a unidade na sua condi o original Preste aten o particularmente nos seguintes pontos Distribua os fios e cabos corretamente e repare os com os acampamentos montados do cabo Verifique a isola o da condu o dos fios principais para danos externos Verifique a resist ncia el trica DC entre os fios dos plugs princi pais e o lado secund rio Desplugue os cabos principais e conecte fio entre os dois pinos do plugue principal 2 Ajuste os fios do interruptor principal na posi o ON mantenha o cabo dos fios principais plugados 3 Me a o valor da resist ncia entre os fios dos plugues princi pais e do painel frontal controle e bot o de chassis 4 O reparo ou a unidade correta quando a resist ncia est sendo medida de menos de 1 MO 5 Verifique isto antes de retornar a unidade ao cliente usu rio ref UL padr o no 1492 6 Mude a unidade para OFF
22. EEE PHY_CLK 1394 b 3107 USBP1 FE DME 25555 ress Em 3102 3186 2 H13 peLus F2 cowusmm 3108 15K SV9BE 80 oun Des gt FSYNG 3103 A6 3186 3 H13 4 PHY_CTL1 Lp 1 Es 2 500 2 25 3104 AS sem 3 0 lt gt G24 Dis J3 HOST OC 3109 10K AUD DADC 1 CONTAC 0 Ao re p26 9923 un mons 3106 E5 3187 2 113 slslslslglglg LNK DATACE 1 E24 D gt 2 F26 3107 5 3187 3113 S SS S S S S S E COM USBPO 1 E26 a 825 3108 E5 3187 4 H13 55 3 o 5 lt 4 894 DATA Hosr Po 93 3110 np 10K 7 Lees m 3109 E5 3188 1113 S q 25 BROS 1 6 228 con C26 577 SAO sc E 3110 F5 3188 2113 Sx 99858 e 24 IALFSYNC FSYNC 3111 EM 3188 3 113 2V5BE 2 UD_MCKI 515555555 7 Sidi H a Dar ALMCLKO AO_MCLKO 3 DE Sosa Hs USB AGND BLM31 T112 SDA lt gt B54 gt ALSCLK SCLK B25 3113 EM 3191 H4 L D gt 2 58 4 ALMCLKI MCLKI a e 7 k s GPIO32 GPIO33 F 3114 E11 3192 D9 8 888 888 8 8 CS8 CS9 3115 E11 3193 E8 a T 44144444 3116 A10 3194 D8 z JS x 2 x t 3117 A10 3195 E8 3118 10 3196 D7 l 3119 C10 3197 D8 E 2 58 n v 3121 B4 3198 D7 M s 3122 C4 3199 D7 5165 0 3171 4 4 5 478 ses poo V23 2108 100n 2109 100n
23. SIS SE OOMMOOOOMOOOTT NIT TLOLOWOWO CNCNCNCNCNCNCNCNCNCNCNCNCNCN 00000000 rOrOrr n m totOcO O TOO00 FEEFEE HONNO COCOCOCOCOCOCOCOCOCOT P OM mmmmmm 0000000 OO NAN s s SE SESESESESESESESESE LOLOCOCOCOCOCOCOCOCOCOCOCOCO rn NANAMN LOLOLO LO LO LO LO LO LO LO LO LO LO LO mmammm mm SESELOLOCOCOT D 1000NMNOO CNCNCNONCNCNCN CON CON CNCN CONO 87 NAM CNONPO PO SE OAN N N pdf 2006 05 03 3380 APAC TPOINT DVDR3455 PAINEL DIGITAL LAYOUT COLO LO LO LO LO LOLO LO LO LO LO LO LO LO LO LO LO LO NN COT 0000 00 09 OO NAN SE SELLO 0000 OO O OO
24. 3239 1 8ES 009 gt 8ES 0023 32611 Tj 47R LP2995 4 S 100RA A 3233 4 EES 00 4 8 100R A A A 3241 4 8 5 00020 2260 C12 3277 3 F11 s 19 100R 3233 3 BES_D0 5 s 19 100R 3241 3 BES_DO 21 BES D0 24 3263 4 4 5 47R 2263 100 2261 C12 3277 4 F11 8 VSENSE 3 agp P 611 100RA AAA03233 2 BES DD 6 gt am 2531 ol 1 100R 3241 2 BES DO 22 005 0025 32633 S 6 478 2262 C12 3281 1 11 7 _ 18 100R 3233 1 7 18 1008 3241 1 BES DO 23 BESDO 26 32632 27 47R 2264 100 i yl 54 100R NV 3235 1 gt 54 1008 3243 1 BES 88 0027 3263 1 AB 47R 4 2202 gt w 8 91 86 100 3235 2 o 58 100R 3243 2 5 10157 1008 3235 3 L 10 _57___1008 A AA 3243 3 BES_00 28 32651 1 448 478 2265 100 2265 012 3281 4 F11 6 o 59 1008 3235 4 o 11 59 1008 3243 4 5_00 29 3265 2 2 7 478 2266 D12 3283 F11 12 80 100RA A 3237 1 amp 12 80 100R A A A 3245 1 8 5 0 28 asooo 32652 9 27 46 47R 2266 100n 2267 D12 3284 G11 2 8 nl VREF 4g 202 4 13 82 1008 3237 2 i 13 92 1009 3245 2 BES DO 29 00031 3265 4 4 5 47R 2268 D12 3285 G11 gael L 91775 zi 2 B 14 1008 3237 3 E 14 53 1008 3245 3 8 5 30 2269 015 3286 G11 aT gl z 65 100R 3237 4 65 1ooR 3245 4 8 32674 4 AA5_47R 2267 100n D 8 19 15 VA 32673 3 V6 47R D 2270012 3294H8 m g 32672 2 7 2268 100n 2271 E12 3295 16 8
25. 1V8BE Y Big viU E 31713 3 MNG 47R ses an W24 N SDRAM l A 3123 C4 5121 G3 5151 5121 3171 1_1 8 47R sts po Y25 D22 BES_VREF 1 BLM31 T113 BLM31 T114 sl s 31712 2 VV Vr 47R se 8 2 SDRAM_VREF lt 224 un pa 3V3P gt 1V8C El T Tep z 41444444445 E 31722 EV n AG5 sss 22R 2 3542 3131 B4 5151 G1 z amp 4 B S B 8 8 5129293385 gl 88 EE 5 3172 3 3A 47R ees poms V25 9 soram GASP AA26 oss wees 22R GVA AA 31843 tror G 3132 B4 5165 G6 e a c as ES Na z a ATAPI ATAPI2 a 3172 4 4 5 478 V26 Y24 ass 22 8 1 31841 BES PAGS 3133 B4 5166 H6 8 8 8 8 5 8 8 8 z 8 3 8 8 S amp a amp amp 3 a nee AC5 Hoo_omara OQ 31783 1 8 47R sts pog U25 3134 B4 5171 G5 SN Mn MISSAS 3V3BE DMARQ DMARQ 3173 2 2 7 47R ses 1 26 N23 ses cu 22R 7 2 31832 ms creo s ecce Y 5 g MM NN 317323 3j 478 ets vono 1 T25 o SDRAM CLK P23 cuor 1 22 5 PA d 31834 pes 8 b 210 13 BLM18 2 3173 4 4 5 478 pon T26 gt 5 DIOR DIOR 3174 1 1 47R es sape ROG R23 22R 8 1 3181 1 3137 B4 7101 1 F11 gt 5 8 8 5 9 Hee Sinner x 31742 2 7 47R pons P25 a SDRAM CLK t 22R 7 2 31812 BES CLKIE 31
26. wise lt ee pro 539 e 2508 13 3578 H2 7534 C9 T690 H3 E T S CT j hi cje 7 1 6 228 178527 E 2511 D2 3579 1H2 7535 C9 T691 H3 STE a ss gt E 5 8 65 La 5 8 es aloa VM 2512 D2 3579 2H2 T536A13 1692 3 2 I gos 7880 lt Muge 228 C 2513 D2 3579 3H2 7537 A13 T693 H3 FC DP2 iy 8 3 i clio E Te ho tae ts o 2515 A2 3579 4H2 1538 A13 T694 H3 EC DP1 B6B PH SM4 TBT LF al gt T524 PN cy n wp woey8549 T 54 3 Jt is 2516 B1 358012 T539 A13 T695 li Shu um 16 M 15 B 251782 3581 H2 T540 B13 696 Fer MEG 3544 AZ2R e 2 C ha 2518 C2 3582 12 T541 B13 697 13 B Blu 15266 15 Baiana 22R 15 2519 2 3583 12 1542 B13 T698 13 g Cleo Ec SenIFDS84SA A 7 ee 16 2520 2 3584 1 I2 T543 B13 T699 I3 Be pm Nauru 228 T546 2521 C4 3584 2 12 T544 B13 170013 5518 Sh m te cla lt fis 1 6 a 2522 D3 3584 3 12 1545 B13 T701 13 A E Nun 548 A A 22R o fl fo 2523 D4 3584 412 T546Bi3 702 2 5 5 g 20 8 T529 cla M p tan T lt 21 2525 D7 3585 F6 T547 B13 T703 C2 8 sg ag a SEA 5 1530 AUD DADC e 22 2
27. Figura 4 8 Remova o Painel Digital 2 Posi o de Servi o dado na Figura 4 9 Figura 4 6 Posi o de Servi o Painel Frontal Nota Quanto a traseira do Painel Frontal por favor lembre se do parafuso terra conectado do Painel para o chassis distribuir o ESD como mostra a Figura 4 7 Folha iso lante Figura 4 9 Painel Digital Posicao de Servico Figura 4 7 Painel Frontal terra para Chassis terra EN NENNEN 4 5 Desmontagem do Painel Anal gico 4 6 Desmontagem do Painel PSU 1 Remova os parafusos traseiro do painel 230 para soltar 1 Remova os 3 parafusos para soltar o Painel PSU 1002 o Painel Anal gico como mostra a Figura 4 11 2 Posi o de Servi o do Painel Anal gico dado na Figura 4 10 Folha Iso is lante Figura 4 11 Remova os parafusos do PSU 2 Posi o de servi o para Painel PSU dado na Figura 4 12 Figura 4 10 Painel Anal gico Posi o de Servi o Folha Iso lante Figura 4 12 Painel PSU Posi o de Servi o 5 1 Atualizando Firmware amp Software de Diagn stico Atualizando Firmware A 1 2 NA 8 Preparacao para atualizar firmware Unzip o arquivo zip Inicie o software da grava o do CD e crie um novo projeto CD disco de dados com as seguintes fun es Sistema de arquivo Joliet Formato MODE 2 CDROM XA Modo de grava o SECAO SIMPLES FAIXA UNICA CD FINALIZADO NotA
28. S906 A AA 5808 I E e E M 1 855 Sao BES 91 AA100R__ e 5 37 JaEsET o g cle 15 Tati LNK L INKON iu o 8 AGND DGND d Z VAAVS a aval se L 27 3 N 1 AR T 8 AAT 8E a B G t G FC MEO 10 No se 3139 243 34464 130 03 a2 pdf 2006 03 20 1 2 3 4 5 6 7 8 9 10 11 12 13 14 ur PAINEL DIGITAL PROCESSADOR DE ENTRADA DE VIDEO 1 2 3 4 5 6 7 8 9 10 11 12 13 ieor Na 2401 C9 T421 E6 2402 C9 T422 E6 2403 C9 T423 F7 2404 C9 T431 G10 2411 B9 T432 F10 2412 B9 T433 E7 U 2413 B9 T434 F10 2414 B9 T435 E7 2415 B9 T461 D7 2421 B7 T462 E7 A A 2422 B7 2423 B7 2424 B7 2425 B7 2426 B7 2427 B8 2431 C7 2432 C7 1V8BE 3V3BE 2433 C7 BLMI8P T413 s T415 281 py gt 1VBA2 TEENA 3V3A2 B 2453 F6 2461 D7 2462 D7 2471 F5 2472 F5 2473 F5 1V8BE Em 2474 5 BLM1aP T414 Y Te 25 ES vv I gt 1V8D2 gt avaD2 2476 F5 2477 G5 2478 G5 2479 G5 2480 G5 2481 G1 2482 62 2483 62 2484 G2 2485 62 2486 G3 2487 G3 2488 G3 2489 G4 2490 G4 D icati 3423 F4 slslgls sss Communication COM 3428 G4 gt i 3430 G4 Ne 3450 05 3457 2K2 3451 G11 COM_TUNDET1 3452 F6 3453 F6 COM_SBSCRTY 3454 7 COM_SBSCRTO 3455 E6 NC 3456 F11 E 3457 D11 3461 D7 3471 H1 3472 H1 3473 H2 3474 H2 3475 H2 3476 H2 3477
29. 100n 2233 B8 3269 1 E11 2212 100 1 2217 100n 2282 i100n 2237 100n BES 0007 3258 1 1 8 47R 2234 B8 3269 2 D11 2213 100n 2218 100n 2233 100n 2238 100n BES_00 8 3255 4 4 5 478 2255 1001 E ee BES DO 9 3255 3 3 6 478 2214 100 1 2219 100 2234 100n 2239 100 8ES D010 32552 2 Z_47R 2256 100n IB 2237 B9 3271 1 E11 l l E WES 00 32551 AAB 478 2238 B9 3271 2 E11 2239 B9 3271 3 E11 BES DOC 3257 4 4AAA5 478 2257 100n 9 8 e 2 8 o of 2 8 5 BES DO 13 32573 3 8 ATR Soar 5 nd E 2V5BE DRM 14 DO 14 98 000 _ 32572 2 V7 47R 2258 100n E no 37 PP 37 emos SaS TANG ATR 1 2251 A12 3273 2E11 e 19 19 2252 A12 3273 3 EM ee DDR 25 DDR 25 gEs 32594 4 5 47R 2259 1 2253 12 3273 4 EM SDRAM 43 SDRAM 43 BES DOCIT 3259 3 3 6 47R 16Mx16 50 16Mx16 50 soode 82593 2 7 478 2260 100n 2254 12 3275 1 F11 53 53 0 19 32591 1 8 47R 2255 B12 3275 2 F11 2V5D A gt A gt 2256 B12 3275 3 E11 o 2 100R A 3231 1 BES DO 0 o 2 1008 4 555 0006 BES D0 20 3261 4 4 5 478 2261 100 2257 12 3275 4 11 114 100RAAA3231 2 00 4 4 1ooR 3239 3 SES DO IT BES DOC 3261 3 3 6 47R C 2258 B12 3277 1 F11 2 5 100R 3231 3 BES_00 2 2 5 1008 3239 2 8 SES 00G26 gt _ 32612 24 ANT 478 2262 100n 1 2250 12 3277 2 Eli 7001 3 7 100RA 3231 4 3 Z 100R
30. 3675 4 4 7 5 el r ja 3537 3575 1 1 8338 000 0003 3675 3 6 3588 4 iers 27 E 3538 11 4681 T607 113 1 3575 2 2 7 00D DD 12 HDD DD 1 3675 2 2 7 I gt ie id Tes 26 5 5 3539 11 5511 C2 T608 113 AR een 3676 AV Vg 5514 lt 1631 mle g 8 8 8 3540 B11 5513 G6 T611 A7 1 3575 4 4 5 Hpp_pp 1 36764 4 44 53 Me 24 250811 501986 eae 01 3576 1 1 V V8 33R 000 0001 1 38768 S 6 n Ns 3589 e 23 Uy 8 g 5 8 p T613 A7 00 1 8576 2 2 7 DD 14 HDD 1 3676 2 2 7 rap OCO Ka 3589 3 33R Tess 22 8 8 8 3542 B11 5518 B2 E ovo po o 1 3576 3 3 46 000 000 36761 1 AA8_38R HDD DD 15 06 e 21 PTS 3501 A A 10K COY_Ue0c 3543 B11 5521 C3 T614 A7 amps 95764 4 3677 AKT sos SR pe MC NNUS mo 3544 B11 55257 T615 B7 CHASSIS CHASSIS CHASSIS3 CHASSIS4 B7 AKT wo nuno H3678 SR 39R lia 3545 11 6501 7 T616 3577 3590 10K 8878 NNN 83R N Laune AN 61636 17 1 AN FD 1622 3546 C11 6502 C7 T620 F7 m NE 1 38791 1 8_33R 010 gt H 3547 B11 6505 C7 T621 F7 7590 1 3579 1 1 8 000
31. LINK_RST para resetar o IEEE 1394 DV PHY IC 7301 IDE _ RST 1 para resetar o Motor b sico aras 8 5 Descri o do IC 8 5 1 Painel Anal gico IC7304 Fam lia Processador de udio Multistand Diagrama em bloco 23 19 MSP34x5G TT E NE B amp x 2 z 2 a gt gt E E lt 2 ANA IN DACML 27 gt Loud De Pre speaker DAC ADC Modulator processing sound DACM R 26 F gt proeessing E 17 DS DA INI gt gt Loud Pre speaker DS DA OUT 16 processing sound gi 21 DS DA IN2 gt gt proeessing P Source ASG select 40 SCLINL 41 SCL IN R SCART DSP SCl_OUTL 31 input g 37 SC2 NL select ADC Prescale DAC m SCART SCLOUTR 38 SC2 INR g gt Output select 43 MONO_IN o gt gt gt gt gt gt jo Ape sl D 0 0 9 T Ps X tal 2 10 1 8 2 PCCL Control ADR BUS Control Oscillator WI 13 DC DA a 5 z E BC x E E E 8 te 525865823838 8 EA z 2 E lt lt 4 E E
32. o do processo nas diferentes frequ ncias assim como na decodifica o de v deo decodifica o de udio ou dispositivos perif ricos I O etc Para assegurar uma inicia o sincronizada de todos os registros e o estado das m quinas todos os PLLs s o trocados para suas frequ ncias padr o 27MHz Ent o quando a unidade de controle carregada foi corretamente inicializada e uma vez capturou todos os par metros carregados ajusta os PLLs as suas frequ ncias funcionais Gra as a um mec nismo de bloqueio do clock o chaveamento da frequ ncia gr tis Sistema de Clocks e DMN 8652 7101 pino A1 e A2 13 5MHz fornecidos pelo x tal 1101 e DMN 8652 1394 LINK 7101 pino K1 49 152MHz fornecidos pelo 1394 PHY e TVP5146 7401 pino 74 e 75 14 31818MHz fornecidos pelo xtal 1461 e SDRAM 7211 e 7231 pino 45 e 46 150MHz fornecidos pelo DMN 8652 e TSB41AB1PHP IEEE 1394 PHY 7301 pino 42 e 43 24 576MHz fornecidos pelo x tal 1351 8 4 5 Fonte de alimentacao Afonte 2 5V da SDRAM e gerada por um regulador linear de sa da baixa ultra rapida 7515 O painel digital n o tem energia no modo Standby O sinal de con Afonte 1 25V DDR gerada pelo regulador 7201 trode STBY no painel digital habilita a PSU e a energia no painel digital STBY Baixo o painel digital est desligada no modo Standby 8 4 6 Mem ria STBY Alto a fonte de alimenta o para o painel digital esta habilitada FL
33. 9 Nov 2005 19 10 13 10 Nov 2005 17 03 07 10 Nov 2005 14 05 36 Tek Stop 2 apMa s Tek Stop 2 50MS s Stop 50 akara Tek Run 4 0065 5 sample i WI 1144 CVBS 96 t T Cnt 200m M20 0us 7 EMV 1140 D_YG 13 Acds T t 1 1 s Chi 20 0m 1241 ALDAC 18 90 t 29 0 5 CAT 7 8 0m 500m 1 00 5 Chi 7 71200 7304MSP XTAL _ ad 1 LN CHT 56 0m MT12 5ns C 1 12m 9 Nov 2005 15 34 30 9 Nov 2005 19 19 01 10 Nov 2005 17 29 07 10 Nov 2005 14 22 54 Tek Stop 2 50MS s 11370 C 14 Acqs I 1 1 CHT 500m M20 0us CAT 7 680mv 11410 UB Tek Stop 2 50 5 5 261 5 Ue fu AB UJ W 500m M20 0us Cht 7 690m 242 PIN 15 7206 Tek Stop 50 oes 60 Cnt 500m 1 00 5 7 Som DVDR3455 9
34. devido a falhas no HDD deve ser trocado oo aparelho com um novo HDD O procedimento abaixo mostra os passo para preparar um novo HDD para usar no aparelho Troque o HDD defeituosos por um novo HDD Antes conecte o novo HDD no Painel Digital o pino jumper do conector do HDD deve ser removido Conecte o novo HDD no Painel Digital Ligue o aparelho Abr a bandeja e rapidamente carregue o disco atualizado o disco atualizado o mesmo disco acima com firmware atualizado O aparelho mostra Load 6 Coloque o disco atualizado e feche a bandeja o aparelho mostrar Copy Boot 7 O resto do procedimento segue a atualiza o do software dado no 1B Procedimento para aplicar atualiza o do firmware Nota 1 N o pressione nenhuma tecla ou interrompa a alimenta o sen o o aparelho pode apresentar defeito 2 Quando a formata o do HDD terminar com sucesso o aparelho ir para o modo standby 5 3 Verifica o do Firmware Como sair da leitura da vers o firmware para confirmar a atualiza o 1 Ligue o aparelho 2 Pressione lt setup gt lt 3 gt lt 2 gt lt 1 gt na sequ ncia correta 3 Pressione a tecla lt select gt 4 OTV conectado mostrar BUILD B5019V04 Date May 10 2006 Loader Version 45 04 05 04 Macrovision Version MPEG Chip ID Audio DAC Region Num 1 Developer Philips PS3455H 55 R19 04 YesDVD Version YR 2 1 2 30306 5 Pressione a tecla lt Setup
35. e remova o fio entre os dois pinos do plugue principal 2 1 2 Seguran a de laser Essa unidade emprega um laser Somente pessoal de servi o qualificado pode remover a tampa ou tente prestar servi os de manuten o nesse dispositivo devido a poss vel ferimento nos olhos Unidade do dispositivo de Laser Tipo laser semi condutor GaAlAs Comprimento de onda 650 nm DVD 780nm VCD CD Energia de sa da 20 mW DVD RW writing 0 8 mW leitura de DVD 0 3 mW leitura de VDC CD Diverg ncia do feixe 60 graus CLASS 1 LASER PRODUCT Figura 2 1 Nota o uso dos controles ou do ajuste ou o desempenho do pro cedimento excep o daqueles especificado nisto podem resul tar na exposi o perigosa da radia o Evite a exposi o direta ao feixe 2 Informa es de seguran a Notas Gerais amp Exig ncia de Sem Clumbo 2 2 Cuidados 2 2 1 Geral Todos os ICs e muitos outros semicondutores s o susceti veis as descargas eletrost ticas ESD a manipula o descuidada durante o reparo pode reduzir a vida drasticamente Certifique se que durante o reparo voc est no mesmo potencial que a massa do aparelho por uma pulseira com resis t ncia Mantenha os componentes e ferramentas na mesma pot ncia Equipamentos de prote o dispon veis ESD Kit completo ESD3 pequenas TABLEMAT WRISTBAND caixa de conex o cabo de extens o e fio terra 4822 310 10671 Verificador Wristband 4822 344 13999 Ten
36. ferramenta de solda sem chumbo com partes ferramentas de solda com chumbo poss vel mas a PHILIPS recomenda que se evite isso Se n o puder ser evitado cuidado samente limpe a solda da antiga ferramenta e re solde com uma nova ferramenta Use apenas pe as originais listadas no Manual de Servi o Mate riais padr o n o listados comodities devem ser comprados em companhias externas Informa es especiais para ICs BGA sem chumbo estes ICs ser o entregues no chamado pacote a seco para proteger o IC contra umidade Este pacote s pode ser aberto pouco antes de ser usado soldado Ou ent o o corpo do IC fica molhado dentro e durante o tempo de aquecimento a estrutura do IC ser destru da por causa da alta temperatura dentro do corpo Se o pacote for aberto antes do uso o IC deve ser esquentado por algumas horas em torno de 90 Para secar pense na prote o ESD N O RE USE BGAs de modo algum Para produtos produzidos ante de 1 1 2005 contendo ferramenta de solda com chumbo e componentes toda a lista de pe as ser avaliada at o fim do per odo de servi o Para reparo destes aparelhos nada muda No website www atyourservice ce Philips com voc encontra mais informa es sobe De Solda BGA instru es de opera o banc ria Perfis de aquecimento dos BGAs e outros ICs usados em apare lhos Philips Voc encontra estas e mais informa es t cnicas em maga
37. gt L u Q O Q O O O O O 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 VL1_B 1 O 6 GPIO RED vi1_c 2 C_7 GPIO GREEN CH1_A33GND 3 C_8 GPIO BLUE CH1_A33VDD 9 GPIO FSO CH2_A33VDD 5 DGND CH2_A33GND 6 DVDD VL2 A 7 Y 0 vi 2 B Y_1 VL2 C Y_2 CH2_A18GND 3 CH2_A18VDD Y_4 A18VDD_REF IOGND A18GND_REF IOVDD CH3 A18VDD Y 5 CH3 A18GND Y 6 YET Y_8 VI_3_C Y_9 CH3 A33GND DGND CH3_A33VDD DVDD 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 LJ LJ no lt LononAaALtcanznoo lt Laax 0Z2Z420220040220hk aVdaza 2040206900 gt 262U6642 gt 560 oo lt lt lt lt Corio amp ss Leg 55 50 Figura 8 14 aras DESCRICAO DO PINO TERMINAL 10 DESCRIPTION l NAME NUMBER Analog Video VI_1_x Analog video input for CVBS Pb B C VI_2_x Analog video input for CVBS Y G VI_3_x Analog video input for CVBS Pr R C VI 4 A Analog video input for CVBS Y Up to 10 composite 4 S video and 2 composite or 3 component video inputs or a combination thereof can be supported The inputs must be ac coupled The recommended coupling capacitor is 0 1 uF The possible input configurations are listed in the input select register at IC subaddress 00h see Section 2 11 1 Clock Signals DATACLK 40 XTAL1 74 XTAL2 75 Digital Video Line locked data output clock External clock reference
38. ncias de pulsos de disparo e 5MHz para opera es normais e 32 768KHz para tempo real no rel gio 8 2 3 Interface com Domino chip Este comunica se com o Domino Host no painel digital via inter face serial sincronizada 6 fios O Host sempre o mestre para gerar a comunica o clock com o Driver de Controle FIP sem se relacionar com a dire o da transfer ncia de dados 8 2 4 Avalia o da matriz do teclado A tecla matriz usada no painel frontal O slave uP faz o esca neamento da tecla com FIP9 FIP24 pino 23 26 e 29 40 como sa da e KEY A KEY C pino 41 43 como entrada Cada tecla atribu da a um c digo de tecla baseado nas portas de entrada e sa da e o Driver de Controle FIP ir avaliar pelo c digo da tecla 8 2 5 Receptor IR e avalia o de sinal O receptor IR no painel frontal cont m um amplificador seletiva mente controlado assim como um fotodiodo O fotodiodo trans forma a recep o da transmiss o de infra vermelho para pulsos el tricos os quais s o amplificados e demodulados Na sa da do receptor IR uma sequ ncia de pulso com o n vel TTL que corres ponde a curva envelope do comando IF do controle remoto pode ser medido Esta sequ ncia de pulso alimentada no Driver de Controle FIP para processos posteriores via pino 13 8 2 6 Display Florescente a v cuo 1203 HUV 08SS65T O VFS totalmente controlado e dirigido pelo Driver de Controle FIP 8 2 7 VFD Gerador de tens o de aq
39. semana de produ o no exemplo abaixo 1991 na semana 18 Apesar do logo especial sem chumbo que nem sempre indi cado ONE MUST TREAT todos os aparelhos de sua data pra a MADE IN FRANCE PHILIPS 220 240wv SOHZ Lv SH 28ST1780 02B 130w O i II 7 TENETUR O Com a tecnologia sem chumbo algumas regras devem ser respei tadas pelo workshop durante o reparo Use apenas ferramentas de solda sem chumbo Philips SAC305 com o c digo de pedido 0622 149 00106 Se a pasta de solda sem chumbo necess ria por favor contate o fabricante do equipa mento de solda No geral o uso de pasta de solda em workshops deve ser evitada pois a pasta n o facilmente manuseada nem armazenada Use apenas ferramentas de solda aplic veis para ferramenta de solda sem chumbo A ferramenta de solda deve Alcancar na ponta da ferramenta a temperatura de pelo menos 400 Estabilizar o ajuste de temperatura na ponta da solda Troque a ponta de solda para diferentes aplica es Ajuste sua ferramenta de solda para que a temperatura de 360 380 seja alcan ada e estabilizada na jun o da solda O tempo de aquecimento da jun o da solda n o deve exceder 4s Evite temperaturas acima de 400 ou ent o wear out das pontas ir aumentar drasticamente e o fluxo fluido ser destru do Para evitar wear out de pontas desligue o equipamento n o usado ou reduza a temperatura Misturar parte
40. 108 s T 5 7 N R15 an M R36 1K8 1 t BAV99 4R7 R92 D1 ss 02 R37 LIS ot i a 3904 24K TRM a i a u10 OPEN z i o SEL es E 55 8050 576 d 10K TRIM ULT R68 478 R69 K10 4 s T K27 431 LIR18 R8 o c lt eas 05 3 4 4K7 018 R46 D16 GND GND R19 478 2431 47K wot 4 D DA lt gt 1 7 U2 8 D 1 E Ta a o TSR 8 FR104 1N4148 C23 2 m 2SK3562 R87 gt R49 566842 1805 au 51 4 2 4 AGN gig R R32 015 3 8 B GR c28 6 BAW56 S 2221 ica R107 C30 BON NOME i L3 es 2 5 25V 33uF T1 tul 8X10 gt gt 5 2 8 g lelelolede le 27 73 8mmX7T H TS be pede 0 8mm 2X C 10N o o 389 7567 555 220 ra GND 95 2 T8I2TS S S 3M3 6 3V TE 2k2 Ls 12 5 20 R44 R78 M47 L T M eNp gt R70 V J3 020 D23 22 5 AGND e N P15 IPFAIL BAV99 BAV99 iss 4T lt 8 ENS amp R59 L5 cmo Q13 8 T 4X6 4 PCI A B LV gt 5290 x 2 10 50V HF E o ne VGN ERS 4 R48 K27 R116 M22 2 Ver MIO 50V HF 09 GND 3 E 06 FR106 zoa R121 18R lt gt lt R105 _ 108 BC807 9 N 8 5V B C31 OPEN R51 R93 22R 250VAC 1N
41. 22R Ber ALE AD19 HMST_ALE AFS ser TRST SIO_IRTXt 2128 64 3174 1 610 HMST_CS0_8BIT TMS GPI040 Mc DAC4_OUT 2129 Gs 51752210 7 Sio iRTX2 lt AF20 3168 n AAAKT DAC4_OUTB 2130 G5 3174 3 H10 cux MISC LAUR o 2131 G5 3174 4 H10 E SIO_SCL 20028 2 1 DACS OUT E acto HMST_CS gt 2 AF19 SIO SDA AG19 conem 9165 NZ2R con at 2 2147 Fs 1752 Hio AD15 AES C AES 52 cuo DAC 018 H pasa our B 2142 F5 3175 3 H10 acis 4 USB 48MHZ SPI F con sU m 2143 ES Hio 5 o GPIO36 GPIO24 6 Ap13 116 qu BYPASS_PLL slo_sPl_cs1 AE com 7 1 9 A 2145 F6 3176 2 H10 AE15 HMST_GPIO AE10 H 2 gt IN 7 2 GPIO25 V 2146 F6 3176 3 H10 ADM HMST_ADRDATA AES sio_sPl_cs2 2018 S159 AKT ad 3V3BE 9 3 2 AEN 3 saio x 4 3 2147 F6 3176 4 H10 AE13 71 HMST_LDS by AF13 seres 3121 A A 22R SIO_sPI MiSO lt Apa 2 5 5 2148 F6 3177 1110 AF _ Sio SPI AEA Vo VSYNC 6 5 2149 F6 3177 2110 jiz HMST RST AEE SYSRST SIO_UART1_CTS E E 2151 G1 3177 3110 AE12 12 MEE BE 3123AAA19K 3V3BE 3158AAA1OK_ sio ARTI RIS AF23 5 Mo E 9 o a 2152G1 3177 4110 ADH TS HMST WAIT 4210 GPIO41 tes GPIO30 10 9 2153 G1 3178 1 110 HMST wn AF14 3122 228 MER SERIAL IO qo nx A020 c 1 8 2154 G1
42. 2351 05 2352 E5 2361 E5 3301 E5 3302 F5 3303 G8 3304 G8 3305 E8 3306 F7 3307 F7 3308 F7 B B 3321 F5 3322 G5 3331 F5 3332 F5 3341 F9 3342 F9 3343 F9 3344 F9 IEEE1394 Link Physical LNK 3345 G9 T 3351 E5 3360 E5 3361 E5 C 3362 5 4361 5 5301 C6 3V3BE si 7301 D6 Y sue T301 E7 PO S aval T302 E7 T303 E7 T304 E7 ME T305 E7 T306 7 2302 100 ___2305 100n 1307 E7 2303 100 2306 100 1308 F7 4 D T309 E7 4 2304 1001 i 2307 100n T310 F6 zd T311 F7 1381 E B T312 E7 7801 2351 33 24M576 AT 51CD2 TsB41AB1PHP amp 8 SS 9 1512 z oc Avpp 8 ges T351 42 5 syscLk 1 T309 3305AAA22R_ ue T315 F6 an a T316 F6 3952 33p i e 1382 43 unEal 48 T312 6 unk Leea A T317 C6 2361 100n 38 of 2 T313 6 LNE CTLO 1321 26 39 FILTER CTL gt 37340 LNK CTLI T351 E6 T352 E6 E awan 4881 22 CABLE 4 uee mn E E TRANCEIVER 15 1302 3360 1 23 ARBITER 6 1303 LNK DATA 2y uses 3361 AV Mko SE 2 _7 T804 LNK DATA 3y 3362 AAKo 24 Im D 4 8 7305 LNK DATA 3 ES s 1306 LNK_DATACS 3301 1ko 20 10 307 LNK_DATACS MARTE 11 T8308 LNK_DATACT S Nazi es e 190 13 ps amp T2149 TPA E ava 83024 pp K 19 Sig TPA E 3331 5 6 1 33 28 MALY M 7 o TPB 83932 750R 1 34 mel 27 q x El El 1 gt TpBias 01 15
43. 25 3380 APAC TOPLAYR r PAINEL ANALOGICO LAYOUT PARTE PRINCIPAL VISTA INFERIOR DVDR3455 22 O ON TION MNO 5899599 RARA AA A RO NO st st st st SE 00000000 fete ba afe 47 h II 0909058656006 sESESESEOOODCONULOLOO0 Oo sE PO POCOULOUDLOCOUO s mmm miu lt nm n lt lt C mmm ADO s NNNMNT TOCO CICNCNICNICNCNIPOTO PO TOTO KOCOCOCOCOCOCOCOCO P PP PPP PPP NF NIN 0000000000 OM SEPO SE OLOLOM LO 52 Q OQO COIOsFUOCOP 000 O SELOOO NN VONNNNNNNNNNNNNNNNNMMMM LOLOLO O O O O O O O O O O O O O O O O O O O 00000 5000000000000 tOCOLO 0 O 0 00 WII TOOL X COuICOCOPIpmmx exomaeococcea TOTAMONDMNO OCONMITOONO N TopView_AnalogBd_Hmc_32694 pdf 2005 05 25 MESESESESESESESE SE SESE SE SEUOUOUOUOUDOUOULOUOLOLO o DOOO0000 000000
44. 45 1410 LL B2B EH A 2 7425 3441 BC327 25 7424 Ad 4 2 68R El El 35g 55 HLW19S 2C7 175 2 7 gt 4450 MIU 1452 FAN 1464 1465 5V 3V3 9467 Y al 7441 gt BSH103 __ vd 4 5 Se 7 SCKFM gt E DEM 3 8 sv scL pHosr 7442 re 3454 6 g Sy 88103 NUT 6 e SF HOSTRST cla 5 5VSTBY 1479 S gt SDA_5V spa 3V3 NSTBYn 480 1 E POWER_FAIL 41481 E VGNSTBY 1482 lis E gt 12VSTBY 2483 ela O 3139 243 33332 130 4 a2 pdf 2006 03 01 Communication to digital board 10 11 12 13 1401 D1 1402 C5 1403 A13 1404 C13 1405 D13 1406 E13 1407 F13 1408 F13 1409 H13 1410 E13 1411 B3 1412 E4 1413 H3 1414 C6 1415 E7 2411 B2 2412 C3 2413 F2 241412 2415 D6 2416 D7 2417 C9 2418 E6 2419 C6 2421 G6 2422 H8 2423 G8 2431 E11 3410 C3 3411 C3 3412 C3 3413 C4 3414 D3 3415 D3 3416 D4 3417 E4 3418 F3 3419 H3 3420 I3 3421 B6 3422 C7 3423 C7 3424 B7 3425 D7 3426 D8 3427 B10 3428 C9 3429 G3 3431 F6 3432 G6 3433 G6 3434 H7 3435 H7 3436 H8 3437 G7 3438 H9 3439 H5 3441 F10 3442 E10 3443 F10 3444 E10 3445 E10 3446 F10 3451 H10 3452 H10 3453 H11 3454 H11 4411 G5 4412 G6 4413 B4 4414 4415 4416 F4 4417 I3 4418 I3 4419 E7 5411 G6 5412 F7 6411 D8 6412 C10 6413 C10 6421 F9 6422 H6 7411 B3 741
45. 8 8 weal i pas 32671 1 8_47R 2272 E12 3296 H8 E d E BES CASE 32694 4 A5_47R 2269 100n 2214 E pra BES_WE BES WES 3269 3 3 6 47R AV os _ _ CAME 2812 4294H8 ge a ag 73397 J S 2277 F12 5201 B1 jl RA ANE 2271 1006 2278 F12 5291 F2 3271 3 3 47R 1 32712 2 NT 2272 100n 2281 F12 7201 C1 32711 1 8 47R 2282 F12 7211 C5 E E 2283 F12 7231 C9 32734 4 5 478 2273 1000 2284 G12 7292 F3 si 2291 62 7293 3 erat PEE ANN 2293 H4 T201 D3 8ES_CLKI 32754 4 AA5_47R 2275 100 2294 F7 T202 03 mg 32752 478 2276 100 ue ue BES_DOM 3 x A BESDOS 3 8275 1 AA 47R 4 2212 120452 lt Back end Flash BEF BES CLKO 3277 4 4 5_47R 2277 100 3231 4 C6 8ES CLK6 32773 8 G_47R 3233 1 C6 32772 2 7 47R 2278 100n 4 3233 2 C6 F BA BA 6 21 BEF_HD 0 15 lt 0050 327731 1 8 47R F 3233 3 C6 3V3F 8 _00 2 gt _ 3281 4 4 5 478 2281 1000 3233 4 C6 2292 pn 3V3F BES 3281 3 3 6 47R 3235 1 C6 7292 BES CASE 3281 2 2A ANT 478 2282 100n 1 3235 2 D6 at 74LVC573APW 2294 poon BES RASH 3281 1 1 8 478 3235 3 D6 1 BLM18P 7204 l e 3235 4 D6 mr 38 oen ge 22521 06 2 19 BAC 2284 100 3237 2 D6 3 18 BACIA TNers oosco 3285 A478 m 3237 3 D6 4 17 B
46. E7 T413 B7 3139_243_34464_130_04_a2 pdf 2006 03 20 T414 C7 T415 B9 26 1 1 1 1 1 100p 100p 3473 75R 100p 5 3474 75R 100p 253471 758 t WV 2481 3472 75R 2482 2483 2484 3475 75R 25 2485 3476 758 52486 353477 75R 252487 253478 75R 152488 3479 75R 25 2489 p 25 3480 75R AAA 100p 196 100 1 100p 1 100p 1 100 1 100p 2490 40 Not used provision 1 2 3 4 5 6 7 8 9 10 11 12 13 mw ER PAINEL DIGITAL INTERFACES 1501 C1 3572 F2 T516 C8 T672 F3 1 2 3 4 5 6 7 8 9 10 11 12 13 1501 C1
47. H3 3478 H3 3479 H3 3480 H4 F 3481 F5 3482 E7 3484 F11 434 4486 VID_VSYNC 3486 F11 RW 3488 1 F11 mL 3456 2K2 m 3488 2 F11 1 3451 22R VID_AVID m e 3488 4 F11 3492 1 11 2425 100n 100n JF n om 414 100n 2412 poo 2421 330u 16V 2422 100n 2423 100n 2426 100n 2427 100n 2411 10u 25V 1 2415 100n 2424 f i i 2413 n n n n 100 100 2403 100n 2402 100 7 Im E 100 2431 10u 25V E 2401 10u 25V 2404 100n Oo 2433 2494 2435 100 4 lt 1V8A2 1V8A2 lt 1 2 1 802 lt I 3V3D2 D Communication COM slg er SL 4 REF PLL 12 3 1234 DVDD IOVDD A18VDD CH CH A18VDD A33VDD 1 2 XTAL NTSC PAL SECAM VID CLKO 22R 3482 40 DATACLK VIDEO DECODER T421 3407 22R 28 74224 3408 22H 29 SDA gt ScL SDA GPI T433 5 lt gt ge lt 2K2 A A A3454 e 435 T Harco I2CA SYSRST D gt 0 3455 100R T412 30 7401 INTREQ 3V3D2 B K 3481 3452 DE DN 12146 E 2453 100n 34 Y 100R 34924 1 8 228 3492 2 2 7 228 3492 3 8 22R 34924 4 5 22R VID DC3 34881 1 8 22R VID 0 4 3488 2 NANT 22R VID D 5 3488 3 3 VG 22R VID DC6 3488 4 4 5 22R VID DC7 3486 228
48. Nov 2005 18 49 11 9 Nov 2005 19 35 49 10 Nov 2005 17 32 35 ES uwa PAINEL DIGITAL FORMAS DE ONDAS AUD_BCKI T537 Tek Stop 6 Acqs t j 1 a rp TR 15 1 00 1005 CATT 11 Nov 2005 13 38 48 AUD MCKI To Tek stop 2 a0Gs s 9Acds Wan M2 0ns Chi 7 3 VOA BPb ua 8 Tek Stop 2 50 5 5 5 Acas 11 Nov 2005 14 11 21 EATEN 1 thr 500m M20 0us Chi 7 680m VOA_SC 1259 Stop 2 MM 13 Acds H 1 CAT 500m M20 0us Chi 7 730m AUD BCKO T541 Tek Stop 1 6 t 1 1 heej MS0 0rs Chi 7 AUD MCKO T544 Tek Stop 2 0055 8 100 Acgs 1 1 T00mV M CHT 2 00 25 05 Chi 7 2407 VOA GY Tom Tek Stop 2 SOMS s 5 Acas IP Il md CHT 500m 20 0us Chi 7 VOA_CVBS T524 Tek Stop 2 E 5 Acas t 1 1 6 Tom e LLL
49. SERVO a HE ta tg AUD 12C iier AUD SPDIFO POWER FAIL I READ pr L T et an eee eee ee a DDRAM EEPROM ELO CVBS WRITE 8 16MbyteX2 yte i AE AUDIO L R AN 1671 RS232 1111 1 I a pO EE SERVICE ST ace 2 1 1 5V_STBY i 1 3V3_STBY pes m mimm 1__ GND_D EE FI Ru pre Es lt S FF IN ANTENNA 1 POWER SUPPLY UNIT A BUFFER HARD DISK 2558 Ri X 7 LOOP THROUGH 1 E 1404 E 47 LO DIGITAL AUDIO OUT GND_A TS ra 1 IPFAIL EE EA XE I L 1 T FAN DVDR3455 DIAGRAMA DE CONEXOES
50. ces lp s og Es pe Hamm ow zam puce 640 ster orar ENGLEN Eee eo fps 5 22 5 s 5 oorr ps ENE Eo po feno soro le lep pora CN s oru js ow p wo 5 wo ppm 7 fun ot 7 jew 7 ew rr jm les rr Br feson eo h Ew s from le ante fe 50 fe ERES pr F o jm 9 mw fe eo fre lee s fow ps usen Blo leo fo Jono ENT le lew em pee lao le zr leo jleo klep stung opt 2 oe 2 bo eg 50 ho oo on ho xc 4 os mio ilep 50 j z s ARP lee Es eps fo pey 18p724p 24p 730p 12 rer beware p Jen E en DIGI 5015 lpezsm mW pr ona E joo 2 50 em pow om pi 50 E Jom ps pon fa poer ps 50 pos forr F porro pr cse par E poa ps puce pot fio porti 60 pari fr oni t me 52 0646 parar s Ea ERG pora 8 Jom s us por pora pe uz EM rr Jeni Jos pot fe ERES fo lee s usen exo ENT ES Op Pandy ir ppwwrE er E foz 2p PAINEL ANALOGICO FORMAS DE ONDAS 1143 Y_ 118 Acas t 1 Stop 2 50 5 5
51. gt para sair mars KCN DIAGRAMA EM BLOCO ee gs sas sm r r P NA NA NA NANA Na N NA Front Keyboards ANALOG BOARD VN VN VIN NA 120 CONTROL LINES CONTROL COMMUNICATION LINES om TV TIMER PRO SCAN SAT H bv IN AL E CVBSFIN lt 1 CONTROL UNIT SLAVE O MICROPROCESSOR UPD 16316GB007 8ET OH AUBIG RI ven 6 CONTROL LINES SCK D FM D HOST RDY FM ATN FM HOST RESET 1 E REI S VIDEO teed 2 ANALOG AUDIO VIDEO DIGITAL BOAR INPUT OUTPUT 1 E E PROCESSING amp SOURCE SELECTION 2 O CVBS USB 1502 1 E 11205 kO AUDIO L R IN EXT PHY FLASH i iss lt O i i 12 VOA SC E 1 eg n LO 55 S VIDEO 1522 er VONAT lt ot VOA BPb 1 ta ii ANALOG 42 wa Pb I H Fr VIA SY FR DIG VIDEO VIDEO INPUT iore gt O Pr i OUT1 T DOMINO DMN 8652 PROCESSING 1590 uni is RO a MPEG 2 CODEC DIGITAL AUDIO ae 17 AUD_MCKI E X TRAY CONTROL 11 ADDEBUS DIGITAL AUDIO i lt 2 gt EN AUD BCKQ i
52. input It may be connected to an external oscillator with a 1 8 V compatible clock signal or a 14 31818 MHz crystal oscillator External clock reference output Not connected if XTAL1 is driven by an external single ended oscillator Digital video output of CbCr C 9 is MSB and C 0 is LSB Unused outputs can be left unconnected Also CI9 0W these terminals can be programmable general purpose GPIO 9 0 D BLUE 58 D_GREEN 59 D_RED 60 FSO 57 For the 8 bit mode the two LSBs are ignored Digital video output of Y YCbCr Y 9 is MSB and Y 0 is LSB For the 8 bit mode the two LSBs are ignored Unused outputs can be left unconnected Miscellaneous Signals Fast switch blanking input Switching signal between the synchronous component video YPbPr RGB FSS GPIO 35 and the composite video input Programmable general purpose Genlock control output GLCO Two Genlock data formats are available TI format and real time control GLCO I2CA 37 RTC format During reset this terminal is an input used to program the 12 address LSB Power down input PWDN 33 1 Power down 0 Normal mode RESETB 34 1 Resetimutacivelou 2 EX urma TERMINAL NAME NUMBER vo DESCRIPTION Host Interface SCL 28 12C clock input SDA 29 12 data bus Power Supplies AGND 26 EM Analog ground Connect to analog ground A18GND REF 13 Analog 1 8 V return A18VDD_REF 12 EN Analog power for reference 1 8 V C
53. see crystal selectionin the Application Information section When an external clock source is used XI should be the input and XO should be left open and the clock must be supplied before the device is powered on M RO R1 RESET SYSCLK pom IC7401 4x10bit Decodificador de Video Digital com microvision DIAGRAMA EM BLOCO Copy Protection Detector VBI CVBS Y G Data Slicer Analog Front End r q CVBS VL1 A Composite and S Video Processor U SRE _1_ Luma Separation Processing 5 line VEZ A Adapti Chroma CVBS VI 2 B ADC2 a Processing om YG A E CVBS Y G omponen Pr R C VL3 B ADC3 Processor VL3 C Pb B Color Gain Offset Space Conversion CVBS Y VI 4 A ADC4 2 Sampling Clock Timing Processor with Sync Detector Output Formatter YCbCr Host Interface lt gt GPIO NZ mv lt OO o a Es Oo u 9 5 c lt gt Figura 8 13 CONFIGURACAO DO PINO PFP PACKAGE TOP VIEW o oa 289 5 892 5000 coco root os a nf Z 24 Xx 4400806600066006028 gt gt QO O G SC o
54. uF 10 capacitor is the only external component required to complete this filter CMOS Link interface isolation control input This terminal controls the operation of output differentiation logic on the CTL and D terminals If an optional Annex J type isolation barrier is implemented between the TSB41AB1 and LLC the 150 terminal should be tied low to enable the differentiation logic If no isolation barrier is implemented direct connection or TI bus holder isolation is implemented the 150 terminal should be tied high to disable the differentiation logic For additional information refer to TI application note Galvanic Isolation of the IEEE 1394 1995 Serial Bus SLLA011 CMOS Link power status input This terminal monitors the active power status of the link layer controller and controls the state of the PHY LLC interface This terminal should be connected through a 10 resistor either to the VDD supplying the LLC or to a pulsed output which is active when the LLC is powered see Figure 9 A pulsed signal should be used when an isolation barrier exists between the LLC and PHY See Figure 10 The LPS input is considered inactive if it is sampled low by the PHY for more than 2 6 us 128 SYSCLK cycles and is considered active otherwise that is asserted steady high or an oscillating signal with a low time less than 2 6 us The LPS input must be high for at least 21 ns to guarantee that a high is observed by the PHY When the TSB41AB
55. 00 3679 4 DG DIORA N AUD BCKO ANN 616537 his 3548 B11 6506 C7 1622 F7 H 28 35762 2 V V7 DDD DIORE 3679 3 3 6 33R wn Rm K ss n Am 3548 Cii SEAD Teo3 15911 35795 3 A A6 00 _1ORDY PL Ya is t 7501 3551 G10 6595 A5 1624 G7 26 pouco SVBE P gt 4681 m E gee iu a TD 3552010 7501H11 T625 G7 Eu 5VeE n nac lt fio 8 USB 3553E10 7511E2 T626 G7 28 AAA e 1640 o 51 1502 3555 F10 7515 A2 T627 G7 29 e 1 HDD INTRO 1 3682 AAA HDD INTRO 3596 teat 1 8 og be Pr SME TET 3556 E10 7521 C4 T628 G7 1595 ommo 3582 AA 338 000 INTRO 3683 E We a 7 Kasus 1959 2522 D6 T629 G7 1 TES Sur T642 spp 51 3504 AV 607 E 3558 E10 7568 F10 T630 G7 32 V Vv 55 3680 DD DAC NEM AN e lt 5 8 COM 3504 22R T 3 33 e 1596 398 SORS MOD DAR 1 36843 3 NAA 33R HDD DA B LC 4 5 t 3505 A 15K 7608 l 3559 F10 7595 A4 T631 G7 sss rig 3584 1 ij 33R oop_pw Moo Du Y 36844 4j 5 338 ton na o Le la 8 5 515 3566 3560 F9 T501 C1 1632 G7 Ed 91568 DA 3 35844 4 33R 000 DAC2 coe 1 36841 1 7 8 338 00 650 2 amp a go l ls 3561 10 T502 C1 T633 H7 98 T T599 opp_cso 1
56. 06 ea o 1 8050 pu R88 2 R90 R i C25 AD c32 TRIM PMBT3906 R49 R52 2204F 10V R53 R113 07 AGND E 8x15 our 10 M22 22K 3904 2 470uF 10V M33 TRIM 18 M10 M10 10 212 R91 019 U10 50V R63 m T D ten OR BASI6 C40 ES R56 T PMBT3904 RE M16 22K OPEN U10 50V AGND 8 Circuito e Descri es de IC 8 1 Painel PSU 8 1 1 Geral coni B Figura 8 1 Layout do painel PSU O painel PSU prov m as seguintes conex es para o resto do aparelho Conector A Fonte Sinal para o painel anal gica con 1401 Serve como alimenta o para o Painel Digital Conector B Fonte Sinal para Painel Anal gico con 1402 Serve como 12VBE para o Painel Digital alimentado apenas por acioname
57. 1 L 2324 5 5V_FV 5301 1301 5 7304 MSP3425G 18 10 8 9 4 42 33 34 2328 00n 3325 10K A 2303 tou 16V 1 ADR CL TESTEN BAS316 4 sv 3322 VV VOR do 12 2 soa sv 3329AAA1O0R_ 13 pc pA 14 STBYQ 14 les cr 2302 1 100n ADR SEL VREFTOP AHVSUP CAPL_M 304 j 220u 10V D CTR IO1 D 100 gt 4K7 AA 5821 dO 6311 3324 es ws DVSUP l2S_DA_OUT 17 RESETQ 4 DA IN1 10u 16V 100n I2S_DA_IN2 ET 51 4 I2SUR I2SUR 2335 sep Liu LOUDSPEAKER T M DEMODULATOR NICAM A DACML 27 D 2396 tuo 2 Jana Ins gt NICAM B LOUDSPEAKER L D A DACM 26 2326 2327 1 1303 4N 1302 TCSN9082PA26F H 5311 SV_FV 1302 TCSM0601PD25F H 100n 10u 16V 2311 s 5V_FV MONO IN IDENT IDENT DFP EN 7303 1 36 LM393D 2312 N3318 10u 16 IN 3318 AA AGNDC T gt TUN DETO A D SCART L HEADPHONE R 80 4311 3311 3812 7 Nga SCL SV lt ISDA_5V 1001 SCL 2313 n SDA AFT OUT AUDIO OUT SIF OUT VT NC VIDEO OUT TUNER 41 se IN R AD SCART R HEADPHONE L
58. 1 detects that LPS is inactive it places the PHY LLC interface into a low power reset state In the reset state the CTL and D outputs are held in the logic zero state and the LREQ input is ignored however the SYSCLK output remains active If the LPS input remains low for more than 26 us 1280 SYSCLK cycles the PHY LLC interface is put into a low power disabled state in which the SYSCLK output is also held inactive The PHY LLC interface is placed into the disabled state upon hardware reset The LLC is considered active only if both the LPS input is active and the LCtrl register bit is set to 1 and is considered inactive if either the LPS input is inactive or the LCtrl register bit is cleared to 0 48 CMOS LLC request input The LLC uses this input to initiate a service request to the TSB41AB1 Bus holder is built into this terminal 16 CMOS Power class programming inputs On hardware reset these inputs set the default value of the power class indicated during self ID Programming is done by tying these terminals high or low Refer to Table 9 for encoding 12 CMOS Power down input A high on this terminal turns off all internal circuitry except the cable active monitor circuits which control the CNA output 64 terminal PAP package only Asserting the PD input high also activates an internal pulldown on the RESET terminal to force a reset of the internal control logic PD is provided for legacy compatibility and is not recommended for po
59. 2 3212 B2 3213 C1 F203 B1 F204 B1 F205 B1 F206 C1 F209 B3 F211 B3 F212 B3 DVDR3455 PAINEL FRONTAL LAYOUT SUPERIOR SMD COMPONENTES E INFERIOR COMPONENTES Front Layout 3139 243 33312 pgl1 pdf 2006 05 25 Front Layout 3139 243 33312 pg2 pdf 2006 05 25 ur PAINEL FRONTAL STANDBY 1303 EVQ11L05R BZX384 C6V8 BZX384 C6V8 3139_243_33314_130_3_a4 pdf 2006 02 28 1302 C1 1303 C4 2301 D2 6300 D2 6301 D2 F300 D2 F301 D2 1300 D3 PAINEL FRONTAL STANDBY LAYOUT SUPERIOR ma PAINEL DIGITAL PROCESSADOR TRASEIRO
60. 2 C4 7413 C3 7414 D3 7415 D4 7416 F3 7417 G3 7418 13 7419 B7 7420 C7 7421 C8 7422 C7 7423 B10 7424 F11 7425 E11 7426 G3 7431 F7 7441 H10 7442 H10 1401 D1 1402 D1 1403 D1 1404 D1 1405 D1 1406 C6 1407 C6 1408 C6 1409 06 1410 06 1413 08 1415 10 1421 A13 1422 B13 1423 B13 1424 B13 1425 B13 1426 B13 1427 B13 1431 C13 1432 C13 1433 C13 1434 013 1435 013 1436 013 1441 E13 1442 E13 1450 F13 1451 F13 1452 F13 1464 G13 1465 G13 1467 G13 1471 H13 1479 H13 1480 H13 1481 H13 1482 113 1483 113 1491 G9 DVDR3455 LAYOUT PARTE PRINCIPAL VISTA SUPERIOR r PAINEL ANALOGICO cnmmmo oaooo ONPO xF LOCO CN CNCNCNICNONICNCNIPO SE wESESESESESESESE 3 SNIS COCOCOCOUOUOU st SEIN 0 00007 TN OO A SFN LOCO T 00 OOOOOOOOO NNNNNNNNNNNNAANMMM SESS SESE SESE SE St DP ISIS ISS IS II POOP PO SELOS LOL CONAN SE rOrOCNCN mm CNIPO SE CN SELOCO CNCNCQQ NN NNNNNN tt tOCOCOCOCOCOCOCOCOCOCOCOCOCOCO CO CO COT P PT POPOCNCONCNCNPOPOCN SE CN SE OMOO DN OMMO CQOXOCOCOCOCOCGCOCO x Occocmeoeaanoeanooman
61. 3178 2 10 S1O_UART1_Tx SEZ Cr gt VIP_SCL 2155 G2 3178 3 10 22 AEZ _ 4910 SIO_UART2_CTS lt SEZ NC ANN 4 gt SDA 18 rs 2156 G2 3178 4 H10 wc 07 1 SIO UART2 RTS VIP_RST pes NC 2157 G2 3181 1 613 AF6 AF9 COM_AINSELO AF22 2 lt HMST_ADRHI PCMCIA_IOW SIO_UART2_RX 2158 G2 3181 2 H13 MAES T AF10 COH AINSEL Pad CTS 2 0 0015 gt 2159 G2 3181 3 H13 NC 4 PCMCIA_IOR _UART2_TX GPIO5 GPIO38 e VIPINT 2160 G2 3181 4110 lt MADR lt 1 26 gt SEMET 3V3BE sPLcs3 A020 2161 G2 3182 1110 cst 2162 G3 3182 2 H13 1111 2165 16 3182 3 10 B4B PH SM4 TBT LF 2166 G6 3182 4 H13 IEEE1394 Link Physical LNK 5 6 ais diga 5VBE 2167 G6 3183 1 110 4 1109 1008 1 cand 2171 5 3183 2 G13 3 So A VY 3V3BE EE D 2172 H6 3183 3 H13 a 3197 3192 2173 H6 3183 4 G13 3V3BE i e e ok Y 8g an 2 4 Audio AUD 2174 H6 3184 1 G13 3V3U E xad 8 2175 H6 3184 2 G13 ERERERE 10k m 218115 3184 3 G13 SIS IRR RN 7101 6 T t BC847BS Y 218215 3184 4 G13 DMN 8652 E o se gs 4 2183 16 3185 1 H13 gt PRESMA TBTILF er ESO 219116 3185 2113 2852508 1 LINK 1394 i 100 4 Abia 219216 3185 3 113 5555555 LPS ANA 0 15V DMN 8652 2199 D7 3185 4 H13 DMINUS 215 Fi usem 9105 A 22R avert IDAS BE 3106 22R
62. 3584 2 INL 33R ODD CSCN HDD 1 3684 2 33R HOD_CS1 T644 Cl 8 g 8 3562 E10 mn T3 H7 I H Te 1600 ODD 3684 8 000 814 41 5 a8 EO 15594 3564 F10 T505 T637 H7 a n Fe 014 FC MUO 3565 E10 T506 C1 T638 H7 3566 10 T507 C1 T639 H7 6 p 3567 E10 T508 C1 T640 H7 I 61 HO Not used provision 6 3567 F10 1554 TEM 51 USB circuit For version with USB Feature only 15100 T 61 HDMI circuit for version with HDMI feature only 3139 243 34464 130 05 a2 pdf 2006 03 20 3571 F2 T515 A2 T671 F3 1 2 3 4 5 6 7 8 9 10 11 12 13 DVDR3455 PAINEL DIGITAL LAYOUT PARTE PRINCIPAL SUPERIOR 250 quem m ses 22 IIO en lt o I 2 xe e ST o9 8 Bec i CDL PF Sy Syd 0 5 HI 01 ao S P 2 NE NM E SI EN f 2 S b 174 5181 5178 B 4 A o 2 21615 fo BLS 5 f on A SP p d b S A 026 Pe e ETA ETE E 4 390 nd DVDR3455D TopView pdf 2006 05 25 PAINEL DIGITAL PARTE PRINCIPAL INFERIOR 5159 245 3447 4 uiii PE C x J 2297 AS M na ed 310 E 4 foe ei n A 31 B 2125 219 Q 55 8 25 eu i cuc ajo als 2152 2158 Hus 3116 Er m 12 37 T EE 15 8 E EN ED 9 T
63. 38 B4 7101 2 G8 3V3BE gal FL a petes pase a 31743 3 47R ees voma P26 4 3139 B4 7101 3 A12 NEI a m 5 3174 4 ANAND 47R sts 1 N25 15 ol U24 122R SAA 3183 3 _00 0 3141 E1 7101 4 12 E E E 8 3175 1 1 8 478 ees nate 25 6 4 6 ces 1228 7 2 3182 2 5 0 01 3142 F1 7101 5 A2 8 x 2 3175 2 2 7 478 1 M24 SDRAM DQM M26 122R 5 4 3182 4 ES DOM 2 x el 1 1 17 2 x ES 3 3143 E1 7101 6 D3 5VBE 1V8D 3V3V 1V8C 2V5S 3V3P 3V3R 3V3P S lt o N 3175 3 3 6 47R pons 1126 K23 ses pams 122R 6 3 3181 3 BES 3 3 0 V a ADR ADR 2 3175 4 AAA S ses pomm 125 18 Dd 8 3144 F1 7101 7 A7 e Las 1V8BE 3V3BE 31764 1 47H mespoeoiL29 0 o AC25 22R 6 3 31863 _ H 3145 E1 7101 8 13 5135 5166 3176 2 2 7 478 K26 AB23 mes An 22 8 1 3186 1 5 1 1 7117 1 BLM18P T118 ATH 21 1 San EAG 3146 F1 7105 E8 al S 3 al 88 i a e 5 o INDO YY q 4 VV NS AR PIED a Aces es Au 22R AA 3185 1 EET 3147 E2 7111 1 D7 7 0 8 ss w 5 5 31784 4 Vg 47R H23 2 AB24 seams 228 BA 21864 a o 3148 F2 7111 2 D9 ADD 8 8 g 2 9 8178 3 3 V 47R ses aos G26 p AD25 ses m 22R 5 4 31874 BSAG 3149 E2 T101 A6 aa 8
64. 526 D8 3586 F6 7548 C13 T704 C4 Mem s 2 650850 g 23 523548 A 22R ha E 2527 D6 3587 G6 1549 C13 T705 D7 M E Fe EJA CT NS e Es Je 2528 D6 3588 1 06 T551D13 1501 B12B PH SM4 TBT LF 2 sI SVBE 1532 e 4 24FMN BMT A TFT 2529 D7 3588 2 G6 T552 D13 3V3 1 qor 3521 3523 Cle alu ade hun di 1587 C sac 3588 3 06 553 E13 7558 c 8 8 amp 2542 C12 3588 4 06 T554 E13 S S A C 4 re idi Tue 2 E 2543 C12 3589 1 G6 555 E13 3 as OC 29 o o a FC 5 4 eros AM T704 ES amp 38383338 2544 C12 3589 2G6 7556 E13 275 7 MT 1 2545 12 3589 3H6 557 E13 fu FC 018 2546 C13 3589 4H6 T558E13 1208 mV mh me 8 iR 570 T516 2547 C12 3590 H6 T559 E13 5 3 T560 E13 5V 9 T510 g 32 VOC qp VREF 925 1705 2548 C12 3591H6 5 6511 8 amp 8 out a 1V8BE 2549 C12 3592 H6 T561 E13 212 po d 2 2552 F11 3593 H6 T562 E13 h EL INH a rej 2553 F11 3594 H6 T563 E13 L 41 amp vu 4 8 z 8 2556 F11 3595 A4 T564 E13 7 al gel 5 D ors 55606 T565 E13 D GND GND HS 5 9 Communication 2558 F12 3597 16 T566 F13 T 2 8 ES ua 1551 1552 2559F12 3671F4 T567 F13 8 8 u 19FMN BMT A TFT 17FMN BMT A TFT 2561 F12 3672 F4 T568 F13 KA E 2562 F11 3673 1 571 T552
65. 589 q 1 528 a S ow m R I 2143 ar GND GND Guo GND E 5VN V 0 Not used 8 89 E 4 Used for 3400 LE CNSUSSESSEISSISSESSRESNES a 8 Used for 3380 3390 from to Digital Board 3139_243_33332_130_1_a2 pdf 2006 03 01 DVDR3455 1111 A D2 1111 B C2 1111 C E2 1112 F2 1113 G2 1114 F2 1121 16 1122 16 1131 1 H13 1131 2 F13 1132 A C13 1132 B B13 1132 C D13 2101 B4 2102 B4 2103 B6 2104 B6 2111 C3 2112 E3 2113 E3 2114 E4 211513 211613 2117 13 2121 5 2131 B10 2132 C10 2133 11 2134 011 2135 011 2136 E9 2137 E9 2138 F11 2139 F11 2140 G9 2141 H9 2142 H11 2143111 2151 C12 2152 D12 2153 D12 2154 G12 2155112 2156112 3111D4 3112 E4 3113 E4 311414 311514 311614 3121 B9 3122 B8 3123 B9 3124 C11 3125 D10 3126 D10 3127 E9 3128 E8 3129 E9 3130 F10 3131 F10 3132 F11 3133 G9 3134 H8 3135 H9 3136 110 3137 H10 3138111 4111 5 4112 D5 4113 G5 4114 G5 4115 5 4116 G5 4117 H5 4118 H5 4119 H5 4121 B11 4122 D11 4123 E9 4124 F11 4125 G9 4126 H11 5101 B4 5102 B6 6111 E3 6112 E4 6113 E3 6114 E4 6121 012 6122 D12 6123 D11 6124 D12 7111 B9 7112 C10 7113 E9 7114 F10 7115 G9 7116 H10 1102 B5 1103 B7 1111 c2 1112 D3 1113 E3 1114 1115 1116 G3 1117 G3 1118 G3 1119 G3 1120 H2 1121 H2 1123 H2 1124 H2 1125 H6 1126 H6 1127 H6 1128 H6 1129 H6 1130 H7 1131 H7 1132 H7 1133 H7 1134 H
66. 7 1135 H7 1136 H7 1137 H7 1138 H8 1139 H8 1140 H8 1141 H8 1142 D12 1143 D12 1144 B12 1145 H13 1146 F13 1147 H13 1148 H13 1149 F2 1150 F13 1151 E13 ns PAINEL ANAL GICO UDIO ADC DAC 12 13 1 2 3 4 5 6 7 8 9 12 13 1201 D2 3253 19 1202 C2 3254 19 1203 F1 3260 I3 1205 E12 3261 2201D3 3262 14 2202 03 3263 15 2203 D3 3264 15 2204 D3 3265 B11 2205 C4 5201 B2 2206 C4 5202 B3 2207 C4 5203 B5 C AM 2208 C4 5211 B11 2209 C4 5212 E5 2210 D4 6201 I7 2211 04 6202 F9 2212 04 6203 H9 ov PIE ema me rm EUN 1201 A Y 5202 4 Y NN 1203 A 2233 D7 7201 C7 10u t 10u 10u t 2234 D7 7202 1 D8 2235 B9 7202 2 C8 2236 9 7203 12 83 ava A 2237 C9 7204 F2 Sg 5V A 2238 C9 7205 F3 2285 47 63V 2241 C9 7206 G5 cL 229114 58 oa 2242 D9 7207 F9 do do a me x El HEF4052B o i GND 5 avs 2245 C11 7210 G10 0 VDD esp gre 2246 C11 7211 H7 4 Audio input analog AI
67. 7211 3233 G2 E lt Mure Mule gt PDTC124EU 3 3234 G2 i CH Mute gt 3235 02 E 3236 G2 3261 4708 2281 100 3237 62 3 lt 3238 G2 5 7214 gt 5 3239 2 74LVC1G125GV5 5 45 g 3241 F8 2 3260 1KO 2 N Aop_sPplE AA 9062 23g 45547 BAS316 q 8 S 3242 F8 EN 3243 G8 75R POWER FAIL 3244 G8 GND 8 8 L Mute 3245 F9 3246 F10 40 Nol used provision i 2 3247 G9 Used for 3400 3248 G10 nd 339 3249 F11 Used for 3380 and 3390 3250 G11 3139_243_33332_130_2_a2 pdf 2006 03 01 n m PAINEL ANALOGICO TUNER E PROCESSADOR DE AUDIO MULTI MSP 1 2 3 4 5 6 7 8 9 10 11 12 13 1301 G12 1302 D1 1303 D1 2301 C3 2302 C3 2303 C4 2304 C4 2310 E2 2311 E2 2312 E3 A 23383 2314 F2 2315 2316 F4 2317 F4 2318 E5 2319 F4 2321 11 2322 B11 2323 B12 2324 B12 B 2325B12 2326 D13 2327 D13 2328 E12 2329 E13 2330 F12 2331 F13 2332 G11 2333 G12 2334 G12 2335 D7 2336 D7 sug 3312 E2 3313 G3 3314 G2 3315 G3 3316 G4 3317 E4 3318 E4 3319 F4 3320 F4 3321 E6 3322 C7 D sssscz 3324 C13 3325 C13 3326 E6 4311 E2 4312 G2 5301 C2 5311 D3 5312 E3 5321 C13 5322 G11 E cs 7302 G3 7303 1 E5 7303 2 E5 7304 C8 1301 D2 1301 C3 1303 E3 1311 G12 1312 612 E Tuner and multi sound processor MSP o lt RSA1 B 2 16V 10 10u 16 100n 47 16 322 100n 232
68. 8 8 88 5 amp 8 3512 E2 3679 4H4 1592 1 1 he a 8 ssR ol 44440 58 l 3513 E2 3680 14 T593 H1 ra S gt 571 10K 2 I 3514 E2 3681 H4 T594 H1 3571 10K a ns 3672 1 233R vote AL mo 33R Non 1008 3515 E2 3682 H4 T595 5VBE me N s T622 0 ODDS A A E RsTet 3572 37 FC DIA 3521 368314 T596 H g 1 3673 4 4 5 338 eee 3587 33R Ts 36 3522 D5 3684 1 14 159711 1 3573 1 1 8 onn 0007 4 1 3673 3 3 6 o 5 AA 35 lt 552205 1 3573 2 2 7 338 a DO G 1 9673 1 1 8 2 BA 3588 1 33R Tem T lt 34 BAS lt 52 ovo po o 1 3573 3 3 46 2 36732 2 a 5 wn AA 33 ser 3528 D6 3684 3 14 T599 pp 1 35734 4 AG_38R DD 1 36 44 4 5 33 E o us 3588 2 38R Tess f 32 0 3529 D7 3684 4 14 T600 I1 LY 85741 1 V8 SIR As 36743 3 6 33R Nen 522907 452306 DD 10 1 3574 2 2 7 000 D0 10 8 HDD DD 1 3674 2 2888 120 0044 Kan 3588 3 s3R 30 G 3591 D7 iesi 1605118 ODD DD 4 1 3574 3 3 A A 000 0004 8 HDD DD 1 3674 1 1 8 H0D DO 11 gt 7657 29 1 Db 11 1 3574 4 4 45 000000140
69. 9 7 1 2563 11 3673 2 64 T572F1 ON conser 3552 228 _ e _ 5 gt 8 5 BES 3559 22R Ig 2 3 2564 F11 3673 3 G4 T573 G1 855 des a ck 2565 12 36724F4 57401 7 E Niro 1855 2566F12 3674164 Ts575G1 981440 4 zt Non 3556 228 cOwLpHosT t gt 1556 g le 2567 F12 3674 2 G4 T576 G1 SR in Fa TTS 2583 12 3674 5504 757701 FC DP4 M57 A APER 1358975 2595A4 3674 4 64 T578 G1 Hu HOSTRST lt lt 7958 2 2596 4 3675 1 64 T579G1 E gt 3562 A A ZAR comunas Tere oa 2625 10 3675 24 T580 G1 52 28 3563 AGER cou mer 2626 110 3675 5304 T581 G1 9 WA Teese lt 2683 14 3675 4 64 T582G1 i COM HDDSU 3566 228 1 T563 22 1 ML IN X 3567 228 cow_smsorn 2 T5649 45 3501 H11 3676 1 H4 T583 G Es 3558 VV 229 4 15658 L7 tig 3502 H11 3676 2 G4 T584 G1 FC 013 UE 3559 AZ2R_ eeu nna 1566 gt lt 3503 113 3676 3 64 T585 G1 WW Ud m 3504 113 3676 4G4 586 01 71 VPE eps 3505 113 3677 H4 T587 H1 bi B LF SN E 27 40 3506 113 3678 H4 T588 H1 40FLZ RSM2 R TI q a 5VBE sa gg gs gaga 507 H11 3679 1H4 589 EN 1541 8 85888958 858588354 F 3506 H11 3679 2H4 590 1 EN T s s gi b a gl s S S S gl g 3511 E2 3679 3 T591 H1 g s 8 F f 5 he 8 8 8
70. 93 B3 8 22 o 2254 100 63V LPR6520 J440G 2294 B4 T 2 BC807 25W T 1241 A A di L t 2542 ee 5 UQIO L OU 2296 B5 g 5VSTBY 1242 3201 D5 qo ____ 1204 lt 4 Audio R out 3202 D5 3 SE 7207 7208 8 61243 _ 3203 05 8 41205 2256 11001 BC857BW BC817 25W 8 3204 05 E xs 2259 22n 3246 1 F 3205 D6 3V3 A AAA al glg V R 3206 D6 a 8 2257 Kn 2 q 3207 D6 mE 1 2260 16V 47 L Mute gt 3245 3208 06 ND Analog Dd 2K2 L 3211 C8 1208 VAHVD VL HLW18S 2C7 o GND 2201 pie ndi HE Pe c9 1221 GND 1222 3231 A22R Alp_Bck AOD_DAT 1 12 Ind 5248 pa 3214 D9 4122522327 VV ZR Ap Wek N ROD BK ue 16V 22u RT a 3215C10 Y AOD WCK 3 19 5VSTBY 3233 22R LRCK AMUTEC 3216 010 1224 AID DAT AOD_MCK 1 2 BMUTEC 1 s e 3217 D11 gt u T 7209 225 28 ADMCK 3V3_A 3225 100K 8 DR 5 AUTE 15 21K BC857BW e Rob E A 7210 1226 9295 8888 CON ea T Analog 5 B0817 25W 3223 F2 4227 2 il 8 pl 85 oO 3247 a 5225 a 8 3237 22R 5 8 2 BMUTEC L Mute AAA DAT 8 S 8 8 x ANN 3226 G4 1229 3238 AZ2R AOD nd GND 3227 G4 GND 3228 G6 230 3239 228 AOD SPDIF 7 L L L gost oe 5VSTBY BAS316 GND 3229 F5 pai Ao_ur GND GND GND VV Y WWA 7212 3231 G2 s 19289 22K PDTA124EU 3232 G2
71. A RSA2 D gt a T 0 0 LM833 4 1202 s m a 2 2247 C12 7212 H8 LPR6520 J440G ja 2205 190 nuey T VODA 2 VEPVDDB 2251 F2 7214 H4 2422 026 05462 G4 s J 47u 6 3V 10K 24 BIT AUDIO GND 2252 F3 1201 B2 n 1211 L REZ R 2206 100 GND ADC 2253 F4 1202 B4 5 Pear Ti 1212 2207 uo 13 an 2254 4 1203 5 1 1 ic VINE patao 13 ADDA ZR 2255 F4 1204 F4 4215 tuo 5 E lt 2256 F5 1205 F5 1213 tuo 1 E 2257 F5 1206 D11 o VREF UDAISeITS n ADBCK 9 2258 F6 1211 C2 1214 tuo t END E E 2259 F6 1212 C2 n 2 a T 1 VINL 3 2260 F6 1213 C2 1uO z 2 2261 G6 1214 D2 8 888 tuo 52 g 8 3 sFoR ws 2262 G3 1215 C2 8 1201 x x x x x T 8 E 2 2263 G3 1221 G1 LPR6520 J8206 8888 88058 arnt o d FWON 3 2264 G3 1222 G1 2422 026 05383 8 8 8 2283 p F gt S 2242 3214 EO 14 MssEL 2265 G3 1223 G1 n 8 2266 G4 1224 G1 234 Ra 1 TEE w p 10 amp 55 VSSD 2271 1225 G1 3 8 F s 2272 F8 1226 G1 fure GN L a 2273 G8 1227 G1 2 o an GND 2274 G8 1228 G1 Analog 2275 F11 1229 G1 2276 G11 1230 H1 2281 H4 1231 H1 228215 1241 F12 228316 1242 F12 Y 228418 1243 F12 2291 2 an 2292 B2 Bc iai 22
72. ACT FLASH BES_CKE 3286 47R 3237 4 D6 5 16 BACIS 6 15 BACB 2Mx8 1Mx16 3239 1 C10 G 7 Pu G 3239 2 C10 8 18 BAC 3239 3 C10 9 12 17 3239 4 C10 3241 1 C10 E 3241 2 C10 e 3241 3 C10 tol u ra 3241 4 C10 da MEINT 3243 1 10 12 m 3243 2 D10 293 101 New 3243 3 D10 74Lvcs7SAPW 8 14 45 BEF HDCIS FC DM2 3213 3 DIO 1 t 15 15 3245 1 D10 H BEF ALE 16 H 3245 2 D10 4291 ip 3294 9 3245 3 D10 BEF _MA 22 4292 19 eu ever Sd p 14 3296 E El 4998 15 us No 10 STSYSRST El 3251 2 A11 SYSRST C P _ 3251 3 11 BEF _ 4 28 WE 4294 4F4 21 L 3251 4 A11 BoE 3253 1 B11 avar gt 8298 AA 0K r ce 3253 2 B11 PUT AMD STM MXIC 3253 3 B11 BEF DES 1MB 2MB 4MB 8MB 3253 4 A11 8ET X x 3255 1 B11 l 1 x 3255 2 11 z 3255 3 B11 3255 4 B11 C DMI 3257 1 B11 3257 2 B11 3257 3 B11 0 Not used provision 3257 4 B11 3259 1 C11 3139 243 34464 130 02 a2 pdf 2006 03 20 259 2 11 10 11 12 m PAINEL DIGITAL CAMADA FIS CA IEEE1394 1 2 3 4 5 6 7 8 9 10 11 12 13 14 2301 D6 2302 D6 2303 D6 2304 D6 m 2305 D7 2306 D7 2307 D7 2321 G5 2341 G9 2343 G9 A A
73. AIL 3113 B6 EVQ11LO5R EVQ11L05R EVQ11L05R L VGNSTBY 2 3114 B1 6113 GND 3115 C2 passie d 3116 D13 2111 ng 3121 10K 6114 E a als 3117 D13 22 4 aT ELgelgel s 3118 E13 2117 2n2 o SVLP NI NTTN 3119 F10 lt 13122 3120 F10 3123 10K BAS316 4 SVSTBY T 3121 G2 TN Ei GND GND 3122 G9 2n2 7 KEY B og lt gt KEY R ET e 3125 H2 3125 10K 3126 H6 F120 3127 B9 2120 RU 3128 B9 2n2 Im BC 3129 B10 gal EV 3130 B10 GND a ses 3131 B10 5 RDY_FMI TSOP4838ZC1 5100 B1 6116 F121 F122 5101 E3 5VSTBY 5VLP ATN_FMC gt 6100 B1 BAT54COL gt 518 6101 5 GND D FME ats 6102 D8 VENT sr 610309 GND D L 5 6104 D9 L GND GND DC0 U U N S GND GND GND 6105 D9 3139_243_33314_130_1_a3 pdf 2006 02 28 _ PIS 9 10 11 12 13 EM ur PAINEL FRONTAL ENTRADA UDIO V DEO LPV8529 0100F HLW6R 2C7 YELLOW 1203 1 WHITE 1203 2 GND AV GND RED 1208 3 Options 1201 I LINK 1394 CSS5004 7AQ1E 3139 243 33314 130 2 a4 pdf 2006 02 28 ANOTACOES 1200 D3 1201 D1 1202 B3 1203 1 B1 1203 2 B1 1203 3 C1 2211 B3 2212 C3 2213 C1 2214 E2 2215 C1 3211 B
74. ASH 1C7294 esta mem ria cont m os par metros de carga e O 3V3 5V 12V vem da PSU enquanto as seguintes tens es aplica es firmware s o geradas no painel digital O n cleo da tens o 1 8V gerado no painel por um regulador de tens o baixo 2A 7521 8 4 7 Reset SV Supply HOSTRST FRONT Y MICROPROCESSOR SYSRST IDE_RST 1 DMN 8652 Basic Engine Delay t VAD8041 Delay t POWER ON RESET amp LOW VOLTAGE DETECTION NCP303LSN30 VID_RST VIP TVP5146 IC7595 gt Delay t VIP RST amp LNK_RST PDI1394P25BD gt 2 Delay t p FLASH MEMORY RSTn Delay t Figura 8 6 Dominio_Reset Conceito Reset no painel digital 8 4 8 Conector I O O resto do circuito 7595 cuida para que dispositivos diferentes Conector udio IO item 1563 no painel digital seja reinicializado na ordem correta A energia no O conector de udio IN OUT AIO utilizado para intercambiar os circuito reset fornece os seguintes resets delay 1 sinais de udio digital entre os paineis anal gico e digital SYS_RST para o chip Domino 7101 e mem ria FLASH 7294 Conector V deo IO item 1521 O conector de v deo IN OUT VIO utilizado para intercambiar os O chip Domino ent o gera outros sinais de reset delay 2 via sinais de v deo an logos entre os paineis anal gico e digital seus GPIOs VID_RST para resetar o VIP 7401
75. B s js n oo v eoo ow fi pner F w a z Deves B pnr MON CCS s pow js 9 oo ew p es E F fresca 2 joo ja rucvss ficas 50 je eno fio 5 gt omo jo 5 50 NON eo eve fe ron jure p sso ee 5 poss ooo lee Wr o roves B p IE lee lee om fa notin roc E AUR jara pers h pey Sp 18 724 24p 30p 12 E lo ls TA lm lm em gt Piatt board fo Ro Enio cov Morvez pe vs Fop_pe Fop_pe tmm ro imm FG tem FC tnm Joe 254mm lo 254mm Fw eo oe 575 EZ Er em Er Tuna exo ee EET RS E lee 2 ep E Tow 2 eno row sw ek E per ES s oorr ps Down EM oy jee ON S ee E foom eno roves foca E om E E Tow E fo s po E por ps DORN exo lee jew ED E fes E 50 E fes ED zu wer r fov NJ pos onov pos Er ono exo ONES lee men B Tow fono Ps fese E foro pr ose EU faca gt peor NS B Too E pour hrosrmsr ho jew Jeno fioo onr o om ENT he por v eno nush Nao ws Pr raa EECA dag Isw 2 om 2 eno ao 2 fe pora 2 106516 pis Ps pers GPS EE ERES 3
76. DATAO MSSEL master slave select analog ground 7 8 9 10 11 WS 12 13 14 15 16 Vssa VpDA analog supply voltage SYSCLK VDDD VssD MSSEL CONTROL PWON DECIMATION CLOCK DC CANCELLATION SFOR MGT451 VINL Vref VINR VRN UDA1361TS VRP SFOR PWON SYSCLK MGT452 DVDR3455 8 5 2 Painel Digital IC7301 IEEE 1394a 2000 um cabo Transceiver Arbiter DIAGRAMA EM BLOCO CPS LPS Received Data ISO Link Decoder Retimer CA Interface y o S SCL LRE TPA CTLO CTL1 TPA DO D1 D D D Arbitration TPB D and Control TPB D State Machine D Logic PCO PC1 PC 4 RO Bias Voltage R1 and Current TPBIAS 4 Generator Crystal XI Transmit Data Oscillator xo BB Encoder System FILTERO and Clock RESET Generator FILTER1 Saida CNA esta apenas disponivel no pino 64 PAP Figura 8 11 pom CONFIGURACAO 005 PINO DIAGRAMA TERMINAL PHP PHP PACKAGE TOP VIEW 2 5 2 22 COO gt gt O XA A SYSCLK 36 AGND CTLO 2 35 AVpp CTL1 34 R1 DO 4 33 RO D1 5 32 AGND 02 31 TPBIAS 7 30 D4 29 TPA 05 28 TPB 06 10 27 TPB 07 11 26 AGND PD 12 25 A
77. EAU Figura 2 2 2 2 3 Notas Dolby Manufaturado sob licen a do Dolby Laboratories Dolby Pro Logic e o s mbolo duplo D s o marcas resgistradas do Laborat rio Dolby O 1992 1997 Laborat rio Dolby Inc Todos os direitos reservados poesy surrouno PRO LOGIC Figura 2 3 Trusurround TRUSURROUND SRS e o s mbolo fig 2 4 s o marcas registra das do Laborat rio SRS Inc A tecnologia TRUSURROUND manufaturada sob licen do laborat rio SRS Inc Figura 2 4 Video Plus Video Plus e Plus Code s o marcas registradas do Gemstar Development Corporation O sistema Video Plus fabricado sob a licen a da Gemstar Development Corporation VIDEO Figura 2 5 Microvision Este produto incorpora tecnol gia de prote o de c pia que o met do de prote o exigido da certificado U S de patentes e outros propriet rios intelectuais da pr pria Macrovision Corpora tion O uso desta tecnol gia de prote o de c pia deve ser autorizada pela Macrovision Corporation e permitido para casa e outros limites somente com autoriza o da Macrovision Corporation A desmontagem pro bida 2 3 Solda sem chumbo A Philips CE est produzindo aparelhos sem chumbo PBF de 1 1 2005 para frente Identifica o A linha principal de um tipo de prato d um n mero de s rie de 14 d gitos Os d gitos 5 e 6 referem se ao ano de produ o os d gitos 7 e 8 referem se
78. H1_A18GND CH2_A18GND CH3_A18GND CH4_A18GND CH1_A18VDD CH2_A18VDD CH3_A18VDD CH4_A18VDD CH1_A33GND CH2_A33GND CH3_A33GND CH4_A33GND CH1_A33VDD CH2_A33VDD CH3_A33VDD CH4_A33VDD Analog 1 8 V return Analog power Connect to 1 8 V Analog 3 3 V return Analog power Connect to 3 3 V 27 32 42 56 68 31 41 55 DGND Digital return DVDD Digital power Connect to 1 8 V omo 4962 1 Doom 1 power Comectio 33 V 76 1 Arao poner Sync Signals Horizontal sync output or digital composite sync output HS CS GPIO A Programmable general purpose I O VSNBLK GPIO Vertical sync output for modes with dedicated VSYNC or VBLK output Programmable general purpose I O Odd even field indicator output This terminal needs a pulldown resistor FID GPIO d Programmable general purpose I O AVID GPIO 36 VO Active video indicator output Programmable general purpose I O IC7595 Series Detector de Tensao com Atraso Programavel DIAGRAMA EM BLOCO NCP303LSNxxT1 Open Drain Output Configuration ey Figura 8 15 CONFIGURACAOE DESCRICAO DO PINO PINOS CONECTORES E DIAGRAMA VISTA SUPERIOR XXX Y W 302 or 303 Year Work Week Figura 8 16 ars EINS VISTA EXPLODIDA DO APARELHO no Figura 9 1
79. HDD DVD Recorder DVDR3455H Service Service g Service ervice Manua COMPACT COMPACT DVD LASER PRODUCT DVD ReWritable DIGITAL VIDEO DIGITAL AUDIO Conte do P gina Especi ca es T cnicas 2 Localiza o dos Paineis 2 Instru es de Seguran a 4 Instru es Mec nicas 6 Atualiza o Firmware 9 Diagrama em Bloco 11 Diagrma de Conex es 12 Painel Anal gico Formas de ondas 13 Painel Digital Formas de ondas 14 Painel Anal gico Layout 15 Painel Digital Layout 16 Painel Anal gico 17 Painel Frontal 23 Painel Digital 27 Unidade Fonte de Alimenta o 34 Circuito e descri o de IC 35 Vista Explodida 56 Impresso no Brasil Sujeito a altera es Todos os Direitos Reservados 4806 727 17320 10 2006 amp PHILIPS EM NENNEN 1 1 1 1 2 1 3 1 3 1 1 3 2 1 3 3 1 3 4 Especifica es T cnicas Localiza o dos Paineis Painel Digital Geral 1 3 5 Alimenta o 127V 137 110V 240V 55 220V 240V 75 97 Consumo 25 W tip co Consumo em Standby lt 3W RF Tuner ie Teste equipmente Fluke 54200 TV Gerador de sinal Teste streams Philips Standard teste padrao Sistema NTSC M RF Loop Through Rela o de Frequ ncia 45 860 MHz 1 3 7 Ganho ANT IN ANT OUT gt 6dB 3 Interfer ncia de radio entrada max de tens o em 750 3 m todo tom 40dB sem limite Modulador Modula o de v deo 80 15 Resposta de
80. ID D 9 0 ent o distribu da para o chip Domino Este IC codifica e decodifica a corrente de v deo digital em para o formato MPEG2 Parte udio udio 125 enviada painel anal gico para chip Domino via conector 1536 O chip Domino comprime o dado de udio 125 em uma corrente de udio MPEG1 L2 AC3 8 4 4 Distribui o de clock aras Front end 125 O chip Domino interage diretamente com o motor basico via ATAPI conector 157 1 Isto armazena as correntes de dados que vem ou v o do motor b sico No chip Domino a corrente de v deo MPEG2 e a corrente de udio AC3 s o enviadas para o motor b sico para grava o por barramento ATAPI 8 4 2 Modo Reprodu o Durante a reprodu o os dados do motor b sico v o diretamente para o chip Domino via interface ATAPI O chip Domino tem as seguintes sa das e V deo anal gico CVBS YC e sa das RGB no conector 1521 e Audio 125 formato PCM no conector 1536 e udio SPDIF sa da digital de udio no conector 1536 8 4 3 Interface Motor B sico O painel digital est equipada com um barramento IDE ATAPI para conex o com o motor b sico FRONTEND INTERFACE 14 31818MHz 7401 7101 TVP5146 7301 1934 PHY 24 576 MHz DMN 8652 7211 150 MHz SDRAM 7231 CP SDRAM 13 5 2 Figura 8 5 Dominio_Clock O chip Domino tem um complexo sistema que necess rio para suportar a execu
81. IRI NIRIO Est SE SE SESESESE PIN IOCOCOLOLOLOLO COLO LOLOLO sEPONOCOLOLOT 00 CO x RC CR ILI IC rm lt MMMM 00009 OO sELOCOP 000 NM LOCO CN MM ONCNCON CNN CNCNICNLCNIONIPO SE SE SE SE SE N NNNNNNNNNNNNNNNNNNNNAMMM J DAVDAMDMIMNOCOMCOMOOM s SE SE EPOD NONO manmmm mm mm m OI 000 OO NO SELOCOT 00 0 CO ELO 2C CC COC 2C CDC CK CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN N 00066 TENIM SE SE SECNONCNCNONCNCNI7 000300 mm CNIO LOCO 000 O CCNCMCNQMCNCNCNCN iS KOCOCOCOCOCOCOCO COT PT ISO are 4 lt T 06066965096 NINO st SH OOOOO00O00000000000000000 OP 000 Oro str OCOP 000 O CONO sELOCOP 00009 LOUDLOUOCOCOCOCOCOCOCOCOCO COCOCOCOCOCOCOCOCOCO
82. LOOP OO CN CN SOSESESE SENE EPSON PO TOO NO SE SE MESESESE SE SESELOLOLOLOLOLOLOLOLOLOLOLOLO LOCO FE SE SOOM OOCODLOLO SE SE SEPOPTO ONCNO0 SELOCO E ANNMAN 000 xE LOCO SESESELOLOUOLO CNCNCNCONCNCN sESESESE SENE SE 7 NDA TNT CNICNII P CIO NO PO NO NO NC OOOCMMAMMMNMNICHAVOOOOO 000A xx 0O QcNFO LO OT 000 LOCOT I MN NN TT CNCNCNCONCNCONCNCN CONO P7 P P0 P P s E SE 0O00 O 0O000000 mm mm LOCO CN sELOGCOT FODOFODFODFDFDFDFDFOFOFOFOFOFOFOFOF sE CONSE st SELON NONONONO GO AOALVOLVOLOMMLOOMM TATOOOOT TT RC ROO COP 0000 CNPOSELOCOT 0000 CNIPO SE O CNIPO SEC st st SESE SE SE SELOUOLOUOUOXQOCOCOCOCOCO CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN
83. MEM RIA 7 18 5 6 7 8 9 0 1 12 ae 2203 D3 3261 1 C11 2204 D3 3261 2 C11 2205 D2 3261 3 C11 2211 4 3261 4 11 2212 4 3263 1 11 2213 4 3263 2 11 2214 4 3263 3 11 Back end SDRAM BES 2 5 2215 A6 3263 4 C11 A vit 2V5D A 2216 B6 3265 1 D11 2V5D 2V5D V 2217 B6 3265 2 D11 7 BES DO O 3251 4 4 5 478 2251 100n 2218 B6 3265 3 D11 asr 2 7 47H 1 2252 100 24850 BES_DQ 2 BES 00 3 3251 1 WANs 47R 222003 Seo DM MT 2215 100n 2235 100 2 pe 22872 5 ges Dot 3253 4 4 5 478 2253 100n SELVA 2216 100n 8 al 2236 100 BFS DOCS 3259 3 3 NG 47R 1 2232 B8 3267 4 D11 7 BES 00 6 3253 2 2 7_47R 2254
84. MN COLOLOLUDLO SE SECOCO s MOMOOOOMNMOOMMNMIT TAT LIA OX NM LOXOCOCOCOCOCOCOP P MN 000090000 000 0 0 0 O CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN I lt CE TOOMMMMMoMMooooommnon xELOCOP 00 NN LN COM 00 SE SE SE SE SEUDUOUDUUDUDUDU CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN MMMNNNN SE SEPOPNOONCNCGO COCO CO 1 000 O NMN sELOCO sELOCOP 0000 MMM tF CNCNCNCNCNCNCNCNCNCNCN CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN CNCNPOCNON ST sHONONDOCOMN COLO sELOOD SE SE SE SE SEIN LMOOMNMOL C C C C C RC RC COIs O ANDO SINMI NMF LOGOS CNIPO TNO CNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCN xECNPOP COCO 02000 00CN SE x x x LOLOL LUOMOAOOCOAOLOAOOCA ND NN NN NI SF LOCO T 000 ANNAMMM st SESESE SE SE SESE SE pdf 2006 05
85. NCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNCNGN BE DR 6000006 MAM NI NAN SNM LLLMLLLLDDOLLADODLUIAUIOO LOCO OO CONI sELOCOP 000OO OO QXQ00 NNNNNNNN LN COT P 000000 NN PAINEL FRONTAL DISPLAY ms 1 2 3 5 7 10 11 0010E3 6108 D10 1100A6 6109 010 1101F1 6111 E E I oyster 1102F2 6112F3 110322 6113 100 1104F1 6114G3 m 330R a VONSIBY 3103 1105F2 6115 03 228 2 6 ges 1106F2 6116
86. O OO COCOCOCOCOCOCOCOCOCOCOCOCOCOCOCOCOCOCOCOCO COP P P PP PP PP PPP ANNAN SE SE SE SE SSS SSS SENSE Ou sr uuu uuu tu LOLOL HF SEUDUO SE SFLOLOLOLOLOLOLOLOLOLOLOLOLOLO LuLILLILLILL C C C C C C RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC RR RC RC RR MR RC RR IRL IRA IR KI I IRE ym wx COCocopmaneneaeaaneoeneonceneneoencpnenenconceneoeneonenenencnencoeneneneonmn LOLOCOCO COO D 0000 09 CNONIPO FOOR 0000 0009 CO CO NON SE SE CNONPO PO SE SELOUDCGOCOT 0000 0000 OO SE FLOLIOCOPP 0000 _ CONCONCNCNCNCNCNCON CONCON NON CON AAAI ND 87 P 809 809 80 NO NINININININININI E E SE E SE SE SE SEP P PPP PP P P P P P P P P P P P 00 00 0000 00 00 00 00 00 00 00 00 0000 00 00 0000
87. TEC 14 Mute Control Output Control signal for optional mute circuit AMUTEC 19 AOUTB 15 Analog Outputs Output The full scale analog line output level is specified in the Analog Characteris AOUTA 18 ticstable Control Port Definitions SCL CCLK 7 Serial Control Port Clock Input Serial clock for the control port interface SDA CDIN 8 Serial Control Data nput Output Input Output for data Input for SPI data ADO CS 9 Address Bit 0 Chip Select nput Chip address bit in PC Mode Control Port enable in SPI mode Stand Alone Definitions DIFO 8 Digital Interface Format Input Defines the required relationship between the Left Right Clock Serial DIF1 7 Clock and Serial Audio Data DEM 9 De emphasis Input Selects the standard 15us 50us digital de emphasis filter response for 44 1 kHz sample rates MICO IC7203 96KHz Amostragem de 24 bit stereo audio ADC DIAGRAMA EM BLOCO VssA VPARP VRN VINR DATAO BCK WS DIGITAL INTERFACE UDA1361TS Figura 8 10 DESCRI O E CONFIGURA O DO PINO SYMBOL PIN DESCRIPTION VINL 1 left channel input Vref reference voltage ViNR right channel input 2 3 VRN 4 negative reference voltage 6 data format selection input power control input PWON SYSCLK system clock 256 384 512 or 768f digital supply voltage BCK digital ground bit clock input output word select input output data output
88. Um nome de arquivo longo necess rio para a prepara o da atualiza o do disco Coloque o conteudo do arquivo zip dentro da raiz do diret rio do novo projeto CD Grave os dados em um CDR ou CD RW virgem Procedimento para aplicar atualizac o de firmware Abra a bandeja e carregue a Atualizac o do CDROM A bandeja fecha e o aparelho mostrar FLASH1 O OSD mostrara Software Upgrade Disc detected Select OK to start upgrading or CANCEL to exit Clique na tecla lt OK gt O aparelho mostrara Upgrading Software Please Wait Do not switch off the power Fara a Atualizacao para o carregador e OSD mostrara Loader Software Upgrade Loader Software Upgrading Please Wait Do not switch off the power O processo inteiro leva mais ou menos 5 minutos Nota N o pressione nenhuma tecla ou interrompa a alimenta o durante o processo de atualiza o pois o aparelho pode apresentar defeito Quando a atualiza o estiver completa a bandeja abrir automaticamente e o aparelho mostrar Loader Upgrade process has completed successfully Press lt OK gt to reboot system Com a bandeja aberta e o aparelho mostrar DRV OK Pressione lt OK gt e o aparelho ir para standby Nota 1 O conte do do HDD i e as grava es de v deo os arquivos e ou MP3 n o ser o apagados durante o processo de atualiza o do firmware EN 5 2 Preparando para novo HDD Se os defeitos
89. VID_0 3484 22R VID D 9 m Video Input Digital VID VID INT 4481 Y i RESETB VIP as ass NA P NVIA_BPb E _4482_ wasm2 _ 2471 100n Lee n VIA_SC_FR 5402 600R wwscrms 2472 100 wscrms 2 ua va ea Video Input Digital VID m VIA_CVBS_FR 3423 2708 2473 1001 wovesrms BIVL2 HS c ACY _ 4483 _ weys _ 2474 100 wevs VIA SY FR 5403 6008 Asymms 2475 100 wsvrms 16 A wsy Ez 2476 100 vwsygs 18 GPIO Video Input Anal SY BE 5404 404 600R _4484_ varre 2477 i100n vanes 23 AIVLA NVtA cvgs_Tu RRR 2708 2478 100 A18GND 4 A18GND CH CH 3492 2 E11 9405 600R 2479 100 wscmes AGND REF 1234 1234 DGND IOGND GND HS 3492 3 E11 5 e TON 88 838 s 3492 4 E11 G VIA CVBS RE AAA 2708 VIA cves RE 2 2480 100 G 3494 D5 4481 E5 5 4482 F4 4483 F4 4484 G4 4486 F11 4487 D5 5401 C8 5402 F4 5403 F4 5404 F4 H H 5405 G4 5411 B8 5421 B6 5431 C6 7401 E9 7402 D5 T400 E10 T401 E10 T402 E10 T403 E10 T404 F10 T405 F10 FC DIS T406 F10 T407 F10 Version Use n 42 EU Version Use 4k7 T411 E7 T412
90. Vpp IL JL JL IL IL JL JL IL IL jJ azul 66066 D OB gt Figura 8 12 aras DESCRICAO DO PINO I 1 0 DESCRIPTION 32 36 Supply Analog circuit ground terminals These terminals should be tied together to the low impedance circuit board ground plane AVDD 25 35 Supply Analog circuit power terminals A combination of high frequency decoupling capacitors near each terminal is suggested such as paralleled 0 1 uF and 0 001 uF Lower frequency 10 uF filtering capacitors are also recommended These supply terminals are separated from PLLVpp and DVpp inside the device to provide noise isolation They should be tied at a low impedance point on the circuit board CNA CMOS O Bus manager contender programming input and link on output On hardware reset this terminal is used to set the default value of the contender status indicated during self ID Programming is done by tying the terminal through a 10 kQ resistor to a high contender or low not contender The resistor allows the link on output to override the input However it is recommended that this terminal should be programmed low and that the contender status be set via the C register bit If the TSB41AB1 is used with an LLC that has a dedicated terminal for monitoring LKON and also setting the contender status then a 1 kQ series resistor should be pla
91. a AIA_R_RE1 AIA_ L RE1 Cinch Frontal de Entrada FR AIA L FR e MSP AIA_L_MSP AIA R MSP O multiplexer controlado via sinais RSA 1 e RSA2 vindos do MSP C Trajeto de sa da digital de udio Adiconado sa da anal gica o aparelho tamb m equipado com sa da de udio digital via plug cinch 1131 O sinal gerado no painel digital e distribu do via cabo de interface de udio e conec tor 1600 para o painel anal gico Aqui o DAOUT line primeiro passa por um inversor 6 fold 7700 usado como um driver e para raz es de performance reducao de ru do jittler etc 8 3 4 Audio ADC DAC A convers o de sinais anal gicos de udio ALADC ARADC do seletor de grava o 7201 feita via AID DAT 7203 Este IC pode processar sinais de entrada at 2Vrms utilizando resistores externos em s rie com os pinos de entrada Todos os sinais de clock exigidos s o gerados no painel digital e somente os dados de udio AID DAT s o distribu dos do anal gico para o painel digital para processos posteriores A transforma o de udio digital para anal gico feita por CS4351 7206 Todos os sinais clock necess rios prov m do painel digital e dados de udio digital D DATAO line s o convertidos em sinais anal gicos pino 15 e 18 Os sinais de sa da da parte udio DAC AOUTA AOUTB s o diretamente distribu das para os soquetes cinch traseiros Para evitar plops e outros ru dos audiveis existe na sa
92. ced on the LKON line between the PHY and LLC to prevent bus contention Following hardware reset this terminal is the link on output which is used to notify the LLC to power up and become active The link on output is a square wave signal with a period of approximately 163 ns 8 SYSCLK cycles when active The link on output is otherwise driven low except during hardware reset when it is high impedance The link on output is activated if the LLC is inactive LPS inactive or the LCtrl bit cleared and when a the PHY receives a link on PHY packet addressed to this node or b the PEI port event interrupt register bit is 1 or c any of the configuration time out interrupt CPSI cable power status interrupt or STOI state time out interrupt register bits are 1 and the RPIE resuming port interrupt enable register bit is also 1 Once activated the link on output continues active until the LLC becomes active both LPS active and the LCtrl bit set The PHY also deasserts the link on output when a bus reset occurs unless the link on output would otherwise be active because one of the interrupt bits is set that is the link on output is active due solely to the reception of a link on PHY packet NOTE If an interrupt condition exists which would otherwise cause the link on output to be activated if the LLC were inactive the link on output is activated when the LLC subsequently becomes inactive CMOS Cable not active output This te
93. da 1 Vpp 3dB Imped ncia de entrada 75 Q Audio Cinch Tens o de entrada Imped ncia de entrada 2 2 Vrms max gt 10k Q Entrada de Conectores Frontal Audio Video Audio Tens o de entrada 2 Vrms max Imped ncia de entrada gt 10k O Video Cinch Tens o de entrada 1 Vpp Imped ncia de entrada 750 Video Hosiden acordo IEC 933 5 Sobrepor DC n vel no pino 4 carga 2 100 kQ lt 2 4V detectada como taxa de aspecto 4 3 gt 3 5V detectadi cini taxa de asoecto 16 9 Tens o de entrada Y Imped ncia de entrada Y Tens o de entrada C Imped ncia de entrada C 1 Vpp 3dB 750 750 Saida 1 Component Video Cinch Y Pb Pr Progressive Scan acordo EIO 770 1 A EIA 770 2 A Audio Cinch Tes o de sa da 2 Vrms Imped ncia de sa da lt 2k O Sa da 2 Video Y C Hosiden Tesn o de sa da Y 1 Vpp 3dB C burst 300 mVpp 1dB Imped ncia de sa da Y C 750 Video Cinch Tens o de sa da 1 Vpp 1dB Imped ncia de sa da 75 O Audio Cinch Tens o de sa da 2 Vrms max Imped ncia de sa da lt 1k O Desempenho de V deo DVD Todas as sa das carregadas com 75 Ohm SNR medi o total de largura de faixa sem pesagem Sa das Total SNR gt 48dB Largura de faixa 4 2 MHz 3dB burst 300 mVpp 3dB 1 6 1 6 1 1 7 1 7 1 1 8 1 8 1 1 9 1 10 1 10 1 1 10 2 1 11 Desempenho de Audio do CD Saida Trase
94. da um est gio mute implementado para cada canal A ativa o da fun o mute feita via AMUTEC e BMUTEC mute digital de sil ncio do udio DAC e tamb m a linha AKILL que uma combina o de D KILL do painel digital e POWER FAIL da fonte de alimenta o Nota ALADC refere se ao VINL do IC7203 ARADC refere se ao VINL do IC7203 DVDR3455 8 3 5 Roteamento de v deo NI pJeoq IBJIBID OL AL 4 NIJ O NH lt uvau lt HV3H lt dV3H SgAO AV n v AV lt HA A L1X3 NI NNOO S A 5 9 5 1nO usg o LO uvad HANNL 0 nos ISA 4 a 8 gt 1X uvau O divas HV3H 9 SgAO A 4 OS VON E aml AS VOA 3 2 lt _ c AO VIA 4 VIA 4 Add VIA NI LNOYS i Figura 8 3 V deo Anal gico IO MICO A mudan a das variadas entradas de sinais de v deo s o feitas sa da de v deo Um fun o camada de link 1394 tamb m pelo Processador de Entrada de V deo no painel digital Estes integrada exigindo somente um dispositivo externo simples da sinais s o diretamente distribu dos para o painel digital pelo camada f sica O painel codifica e multipl
95. e controlado via barramento 12C pelo Domino Host Os sinais de udio s o dispon veis no pino 30 e pino 31 e alimentados como R MSP amp MSP line para o udio para processamentos posteriores 19 0 jam e gt e 8 3 3 Roteador de udio LYSH AS VAS no woy ZVSH 1 AS 105 e NOI dO NO oipnV jeondo Y 1ouot OZI E JojejnpoiN WOVE Bed OOWV 85 ot uy nova ovadv 24 26 Lais ova 1nova 7 1no 05 2 I no 8 lt T T p W 1no 105 dSW M Viv 07 4 YINIV Ww Ana Un Lais ALNNV osltedSN SLAW Tibiv lt OA SAAD ZLNO uvas Tl uv vinov SLAW T Tv oainwa 9 6 OALNNA oainWv 857 asa 91601 J m pgod pieoq 1 JE alnov 38343 3933 Lu PO 3 UINIV oavav T vL adNiv ot viva a VIVO V vinov oaviv SLL9ELVAN r Hr TZNIV gpo lt E
96. exa v deo anal gicos e conector 1122 no painel anal gico descompressa udio digital 125 em corrente MPEG2 Esta corrente MPEG2 formatada para grava o pelo DVD RW 8 4 Painel Digital Na reprodu o o painel ir decodificar o v deo MPEG2 em v deo anal gico Adicionando uma corrente DV pode ser recebida via O painel digital baseado na alta integra o LSI Domino chip IEEE 1394 i link e transformada para o formato MPEG2 BGA Ball Grid Array DMN 8652 Este IC cont m 2 chips internos ATAPI controlado e integrado a um codificador de v deo e fornece suporte interno para n o simult neo progressivo e interla ada 8 4 1 Modo de grava o TO FROM FRONTEND PART ATAPI VIP ITU656 TVP5146 DMN 8652 1FH VIDEO our DIG AUDIO OUT 7211 7231 125 AUDIO OUT DDR SDRAM 16M X 16Bit AUDIO IN For DV in version only 7304 i 1394 FLASH TSB41AB1 16M Bit 3V3 5 12V 1 analogue CVBS YC and RGB YUV IE 2 analogue CVBS YC RGB YUV VIDEO IN 1394 CONNECTOR FROM POWER SUPPLY Figura 8 4 Bloco Dom nio Parte Video Os sinais de entrada de v deo digital do DV no painel frontal s o distribu dos do conector 1521 via IEEE 1394 PHY IC 7301 para o chip Domino 7101 O Processador de Entrada de V deo codifica o v deo anal gico para a corrente de video digital formato CCIR656 A corrente de sa da cnamada V
97. frequ ncia Modula o de udio 1kHz tom 0 3dB 0 4 2MH 12kHz tol 4kHz Receiver PLL sintonizado com AFC para melhor recep o Rela o de frequ ncia 55 805 MHz Sensitividade em 40 dB S N lt 60dByV em 750 video unweighted Desempenho de V deo Canal 25 503 25 MHz Teste padr o standard teste padr o RF N vel 74dB u V Medidas de Sa da Cinch Resposta de Frequ ncia 0 1 3 58 MHz 1 3dB Desempenho de V deo Desempenho Anal gico de udio HiFi Resposta de Frequ ncia em sa da Cinch E D 100 Hz 10 kHz 0 3dB S N de acordo com DIN 45405 7 1967 e teste padr o standard PHILIPS sinal de v deo 4588 Distrorcao harmonica 1 kHz 25 kHz desvio lt 1 5 Sintonia Sintonia de Procura Autom tica Scanning time sem antena tipo 3 min N vel parado visa de carga gt 37dBuV Opera o duarnte erro de sintonia m xima 100 kHz Sintonia Manual Manual sele o no modo STORE 1 4 1 4 1 1 4 2 1 4 3 1 4 4 1 5 1 5 1 Entradas Saidas Analogicas Entrada Externa Traseira Video Y C Hosiden acordo IEC 933 5 Sobrepor DC n vel no pino 4 carga 2 100kQ lt 2 4V detectado como taxa de aspecto 4 3 gt 3 5V detectado como taxa de aspecto 16 9 Entrada de tens o Y 1 Vpp 3dB Entrada de imped ncia Y 75 O Tens o de entrada C burst 300 mVpp 3dB Imped ncia de entrada C 75 O Video Cinch Tens o de entra
98. gies A 2 S aem eVe 04 3 lt 2d BES DQ 27 1 BES A 7 1 x 5 E SUPPLY me a 81778 3 V VG ATH J24 H AC23 228 DAMA 3187 1 BES_ACB 3151 E2 T103 A6 3177 2 47R ses paces 1 J25 m SDRAM A 9 AF25 ss Ag 228 7 2 3188 2 BES_A 3 3152 F2 T104 A6 DATA DATA 3177 4 4 5 478 poeg J23 30 1 AD24 ses amm 22R 6 3 3187 8 BES_A 10 3153 E2 T105 A6 058 5VBE 8177 1 1 8 47R gen 1 J26 AE26 22R 5 4 3188 4 3154 F2 T106 A6 DMN 8652 31 11 2 sitio ruo Y E 12 aca 22R T a 3187 2 3155 E2 T107 B6 D m 3183 31 1 8 22R post 1 W25 3 M a od 1 31821 1 8 22R sts R25 i AD23 sang 22R 8 1 3188 1 _ gs 4 9156 F2 1108 86 GND gt 6 8 5 E 31823 3 V V6 228 pes 124 DOS AB25 ees 228 7 2 31852 aro A015 3158 C6 T109 D6 SI 8 gel 2 gt 31814 AA AA 228 mspesrH26 5 16 3159 8 T110 D6 Se 88555555 5 5 5 5 siz k E E z E zs 17 AB26 es 22R 6 3 31853 css 3160 C8 T111 De 8 sis 3161 H2 1112 5 Hn 8 S 3162 A8 T113 61 1 FC DAO 3163 B6 T114 G3 iis 3164 B8 T115 G6 40 Not used provision 3139 243 34464 130 01 a2 pdf 2006 03 20 3165 B8 116 G6 ua PAINEL DIGITAL
99. ha cuidado durante a medida da se o viva da tens o O lado prim rio da fonte de energia pos 105 incluindo o dissi pador de calor carrega a tens o viva dos fios principais quando voc conecta o aparelho nos fios principais mesmo quando o aparelho est desligado poss vel tocar nas trilhas e nos componentes de cobre nesta rea preliminar desprotegida quando voc prestar servi os de manuten o no aparelho O pessoal de servi o deve tomar precau es para evitar tocar esta rea ou componentes desta rea Um lightning stroke e uma listra marcada impressa no painel de fia o indica o lado preliminar da fonte de alimenta o Nunca substitua m dulos ou componentes enquanto a unidade estiver ligada 2 2 2 Laser O uso de instrumentos pticos com este produto ir aumentar o perigo de atingir o olho Apenas o pessoal de servi o qualificado pode remover a tampa ou tentar prestar servi o de manuten o a esse dispositivo devido a poss vel ferimento nos olhos A manipula o do reparo deve ocorrer tanto quanto poss vel com um disco carregado dentro do aparelho O texto abaixo colocado dentro da unidade no protetor de tampa do laser CAUTION VISIBLE AND INVISIBLE LASER RADIATION WHEN OPEN AVOID EXPOSURE TO BEAM ADVARSEL SYNLIG OG USYNLIG LASERSTRALING VED ABNING UNDGA UDS ETTELSE FOR STRALING ATTENTION RAYONNEMENT LASER VISIBLE ET INVISIBLE EN CAS D OUVERTURE EXPOSITION DANGEREUSE AU FAISC
100. ira Cinch Tens o de sa da modo 2 canais 2Vrms 1dB Canal sem balan o 1kHz lt 1dB Crosstalk 1kHz gt 100dB Crosstalk 20Hz 20kHz gt 87dB Resposta de Frequ ncia 20Hz 20kHz 0 2dB max Taxa sinal ruido A weighted gt 90dB Rela o din mica 1kHz gt 83dB Ru do e distor o 1kHz gt 83dB Ru do e distor o 20Hz 20kHz gt 75dB Distor o de intermodula o gt 70dB Mute gt 95dB Atenua o faixa de sa da gt 40dB acima de 30kHz Sa da Digital Coaxial CDDA LPCM acordo IEC60958 MPEG1 MPEG2 audio acordo IEC61937 DTS acordo 1 61937 amendment 1 Entrada de Video Digital IEEE 1394 Aplicacoes Padrao Acordo de Implementa o IEEE Std 1394 1995 IEC 61883 Part 1 IEC 61883 Part 2 SD DVCR 02 01 1997 Especifica o do consumidor usando o VCR digital 6 3 mm fita magn tica dec 1994 Acordo de mecanismo de conex o Anexo A do 61883 1 Dimens es e Peso Altura 5 5mm Bandeja fechado LxAxP 360x43x322mm Peso sem embalagem 3kg Peso embalado 4kg Sa da de Laser amp Comprimento de Onda DVD Sa da de energia durante leitura 1 0mW Sa da de energia durante escrita 30mW Comprimento de onda 650nm CD Energia de sa da 1 0mW Comprimento de onda 780nm Velocidade de Escrita Tipo do Disco Fun o Veloc Rota o Disco Velocidade Ler CD 7X CAV 25Hz Velocidade Ler DVD 4X CAV 40Hz Veloc Escrita DVD RW 2 4K ZCAV Veloc Escrita DVD R 2 4X ZCAV
101. iso 2901004 1107 10 6117 5 WW 33109 1108F10 7100 BAS316 3106 470R 50V 22u 3107 6101 10R 1109F13 7101 B2 gt 7101 dt 3108 2100A4 7102B3 9 eg Sah BC847BW 2101 470R BZX384 C6V8 lo sklslsls lslesleleklslslss lsslglsklg VV E oZ a 2102B5 7105 gt SE pes L 558 577 2103B1 100 6 220n E 4 2104B5 F101B9 5 55 eo 22u 2105B1 F102 E13 la 3 E 2106B1 F103 E13 51007 9 2106 220n 2m 8Sx 85 85 5Sx 210782 F104 E13 3114 558 558 559 558 559 2108 F10 F105 E13 i PE 6K8 tno avdusrBv 2109 11 F106 F13 a 2110F9 F107 F13 lt 529 211102 F108 F13 dd 2113612 F11 F13 2 v E GND e e 4 22 2114012 F112F13 8 29 8 29 e 2115012 F113F13 5 ao a 9 oo 8 2116 G13 F114 F13 8 88 8 8 58 211702 F115 E9 55 58 55 8 211862 F117 F10 o 2119H10 F119 F10 lps 2120H3 F120 H5 212119 121 H3 212213 122 12 H 2123 13 F123 112 2124112 E 3100 A3 0010 I 3101 A2 WH02D 1 3102 A4 1107 3103 10 F115 5 1 3104 A3 1 2 SCK 3105 A10 0 D_FM 3106 A2 5101 GND D_HOST 3107 A4 6111 Hd 2 wen 10 Fide 3109 B1 1101 Pla 1102 Sto 1103 BAS316 4 B 8 a Ploy Slop ai Rec 5 3119 32K768 HOST_RESET 7 3110 B4 EVQ11L05R EVQ11L05R EVQ11L05R 6112 6 d 6 3111 B5 7 228 STS aspra POWER 3112 B6 1104 1105 1106 BAS316 8 Fig H 4 poa Prev a a 14 0 C P WER F
102. nto das linhas Standby do transistor 7421 Painel Anal gico IP FAIL HIGH gt 4 0v power good LOW lt 4 0v power fail NEN O cabo el trico dever estar desconectado do aparelho antes da realiza o dos procedimentos mencionados abaixo A PSU projetada com prote o de curto circuito que ir desligar a fonte de alimenta o Quando isso acontecer a tens o armaze nada no capacitor C1 e C40 ir impedir que a fonte de alimenta o ligue consequentemente eles devem ser descarregados com uma chave de fenda com isolante de alta tens o antes que a PSU funcione normalmente novamente Nota Durante este processo de descarga dos capacitores poder ocorrer fa scas o que t pico de alta tens o armazenada no capa citor C1 e C15 pom 8 2 Painel Frontal Painel Display Teclado 8 2 1 Geral O painel consiste das seguintes partes e Driver de Controle FIP e Frontend udio e V deo e VFD Gerador de tens o de aquecimento 8 2 2 Driver de Controle FIP IC 7105 UPD16316GB O n cleo do Display Frontal Teclado o Driver de Controle FIP isto liga uma fonte 5V e respons vel pelas seguintes fun es e Interagir com o chip Domino no Painel Digital e Avalia o da matriz teclado dentro do Painel Frontal e Decodificar os comandos do controle remoto do receptor de infra vermelho e Ativa o e controle do display e Ativa o do Wake Up Temporizador Segue duas frequ
103. or normal use this terminal may be tied to GND through a 1 kQ pulldown resistor or it may be tied to GND directly Test control input This input is used in manufacturing test of the TSB41AB1 For normal use this terminal should be tied to GND 1 System clock output Provides a 49 152 MHz clock signal synchronized with data transfers to the LLC TESTM 22 CMOS Test control input This input is used in manufacturing test of the TSB41AB1 For normal use this terminal should be tied to Vpp Twisted pair cable A differential signal terminals Board traces from the pair of positive and negative differential signal terminals should be kept matched and as short as possible to the external load resistors and to the cable connector Twisted pair cable B differential signal terminals Board traces from the pair of positive and negative differential signal terminals should be kept matched and as short as possible to the external load resistors and to the cable connector TPBIAS 31 Cable Twisted pair bias output This provides the 1 86 V nominal bias voltage needed for proper operation of the twisted pair cable drivers and receivers and for signaling to the remote nodes that there is an active cable connection XI 42 Crystal Crystal oscillator inputs These terminals connect to a 24 576 MHz parallel XO 43 resonant fundamental mode crystal The optimum values for the external shunt capacitors are dependent on the specifications of the crystal used
104. rminal is asserted high when there is no incoming bias voltage Cable power status input This terminal is normally connected to cable power through a 400 kQ resistor This circuit drives an internal comparator that is used to detect the presence of cable power This terminal should be tied directly to DVpp supply if application does not require it to be used Control I Os These bidirectional signals control communication between the TSB41AB1 and the LLC Bus holders are built into these terminals Data I Os These are bidirectional data signals between the TSB41AB1 and the LLC Bus holders are built into these terminals urma AEA TYPE DESCRIPTION 14 E 47 Supply Digital circuit ground terminals These terminals should be tied together to the low impedance circuit board ground plane 21 44 45 Supply Digital circuit power terminals A combination of high frequency decoupling capacitors near each terminal is suggested such as paralleled 0 1 uF and 0 001 uF Lower frequency 10 uF filtering capacitors are also recommended These supply terminals are separated from PLLVDD and AVDD inside the device to provide noise isolation They should be tied at a low impedance point on the circuit board FILTERO CMOS PLL filter terminals These terminals are connected to an external capacitor to form FILTER1 alag lead filter required for stable operation of the internal frequency multiplier PLL running from the crystal oscillator A 0 1
105. se IPK s N 82306DS SST OSC TMC 3 T gt 5VBE 5VSTBY siii REFERENCE to Digital board 4411 6 IM VE sm EO vcc REGULATOR ale P to ODD atl 3429 ar a 5 CIN_NEG GND 4 10K a 7417 A 3437 wor ees SI2306DS peito 12VSTBY 47K lt to H 3439 da Midas 32 gl gS ssx 8 5 3289265 a 238 I 3419 8 335 E 1 5 345 328 1 L 0 A H g gt 3V3BE GND 1413 7418 to Digital board STSONF3OL MU 1 se E 4418 GND A 12V FC os B12P PH K 3V3BE EE 1422 j4 1423 5 m 12VBE Bo Lf Eis P 7423 HDD ON lt 41457 0 12V 3427 BC547B 1415 o gt NN gt E 2 2 100R 12V w M GND ass 52 1404 12VEp _ 4 431_ a bls MS Z 5 8 57 tio 5VE p gt o 8 a adle L GND 578 GND a GND 5 1405 B4B EH A 2 a y mh 1435 te e 3 SVHp 4 12V v 5 5 gt gt gt gt gt E SV Y i g 5 1406 gt B2B EH A 1441 tia zb q gt 53 lt 2
106. uecimento O circuito oscilador fornecido pela 5100 2101 2102 amp 7100 fornece o transistor do sinal da onda do seno 7101 7102 amp 7103 para gerar 50 duty cycle 48Khz AC formas de ondas para o filamento do VFD 8 2 8 Ativa o do temporizador Wake up Durante o modo Standby o Driver de Contole FIP fornece um servi o de despertador POWER CTL linhas mudam para alto ent o o Domino Host no painel digital inicia e pede pela raz o do Wake up 8 3 Painel Anal gico 8 3 1 Geral A PCBA consiste das seguintes partes e Controle de ventila o e Tuner frontend e udio ADC DAC 8 3 2 Tuner Frontend 1100 TMQZ2 O painel anal gico suporta 2 poss veis unidades de Tuner Fron tend chamadas e 1101 PAL BG DK e Broadcast System e 1100 NTSC M Broadcast System Cont m uma entrada RF para conex o com antena e sa da RF que fornece um RF loop through para conex o com TV O Frontend Tuner e IF demodulador s o controlados por 12C SCL 5V e SDA 5V linhas providas pelo Domino Host no painel digital O processamento de v deo completo feito nesta unidade e a sa da de v deo CVBS feita do pino VIDEO OUT via transis tor pino 13 como CVBS TV line para o circuito de video I O O componente de udio IF SIF1 sao feitos do pino SIF OUT pino 10 por demodulacao pelo processador Multi sound MSP Demodulador de udio A demodulacao de udio feita pelo MSP3425 7304 que tamb m totalment
107. ur PAINEL ANAL GICO PSU E INTERFACES 10 11 12 13 1401 B5P VH PSU and interfaces aon GND 0 Not used provision 4 3400 8 Used 3380 3390 45 Used for 3455H 808008 di sooma gt EI gt 12VSTBY Kk to FTD 12VBE ada 7411 4414 to Digital Bosrd 5 78 SI2306DS gt 12VE 33VSTBY 33VSTBY to ODD 55 Y 547 GND 7420 BC847BW 7421 ESS ocu PDTC124EU 828 Seg 9 7 j STBYn 7412 PDTC124EU 1402 B6B PH K Sib STBYn 206 12VP ara Fr MCU 5 4407 H 0 E LE Standby 2 E 3 1409 5VN_P TENE BC387 25 1413 GND 3 VGN P EN B A gsx 215 1 SSF 57 7414 2 Fo GND 8 58 1 3426 SI3443DV SY AAA gt 412 i i gt 12VH 1K5 pzX384 C6V8 to HDD ast 3415 7415 GND BC847BW 3K3 S415 0 NAN HDD ON 1415 125 T ae t gt VGNSTBY Rey 4419 T ol 3 4419_ to FTD GND ME GND gt 5VSTBY 1412 T 1000mA 5412 oda gt imo 4416 7431 7416 MC34063AD SI2306DS 3431 4 gt 5V 8 lpcoL swc 1 1 on 100R GND Y o gt 3418 578 Sp ors 10K SWE 2 s
108. wer management in place of IEEE 1394a 2000 suspend resume LPS and C LKON features ars TERMINAL DESCRIPTION PLLGND 41 PLL circuit ground terminals These terminals should be tied together to the low impedance circuit board ground plane PLLVDD PLL circuit power terminals A combination of high frequency decoupling capacitors near each terminal is suggested such as paralleled 0 1 uF and 0 001 uF Lower frequency 10 uF filtering capacitors are also recommended This supply terminal is separated from DVpp and AVpp inside the device to provide noise isolation It should be tied at a low impedance point on the circuit board Current setting resistor terminals These terminals are connected through an external resistor to set the internal operating currents and cable driver output currents A resistance of 6 34 kQ 1 0 is required to meet the IEEE Std 1394 1995 output voltage limits Logic reset input Asserting this terminal low resets the internal logic An internal pullup resistor to Vpp is provided so only an external delay capacitor is required for proper power up operation see power up reset in the Application Information section The RESET terminal also incorporates an internal pulldown which is activated when the PD input is asserted high This input is otherwise a standard logic input and may also be driven by an open drain type driver Test control input This input is used in manufacturing test of the TSB41AB1 F
109. zine cap tulo workshop news Para quest es adicionais por favor contate o help desk local 3 Instru o de Uso Veja o Manual no GIP uwa 4 Instru es Mec nicas Nota Os n meros de posi o dados aqui refere se a Vista Explodida no cap tulo 9 4 1 Desmontagem da Tampa da Bandeja do DVD 2 Desmontagem do Motor B sico Drive 04 5 manualmente aberto 1 Insira uma chave de fenda no v o na parte inferior do aparelho e empure na dire o como mostra a fig 4 1 para destravar antes de retirar o carregador 1001 1 Remova os 7 parafusos para soltar a tampa superior 240 2 Remova os 4 parafusos para soltar o Motor B sico 1001 como mostra a Figura 4 3 Figura 4 1 Retirando a Tampa da Bandeja Figura 4 3 Remova o Motor B sico 2 Remova a Tampa da Bandeja 110 como mosta a fib 4 2 3 Posi o de Servi o do Motor B sico como mostra a Fig 4 4 Figura 4 2 Remova a Tampa da Bandeja Figura 4 4 Posi o de Servi o do Motor B sico DVDR3455 4 3 Desmontagem do Painel Frontal 4 4 Desmontagem do Painel Digital 1 Remova os parafusos como indicado para soltar o prato frontal 1 Remova os 4 parafusos para soltar o painel Digital 1013 do carregador 182 do chassis 0920 como mostra a Figura 4 5 como mostra a Figura 4 8 e tamb m a seguran a do painel Frontal Figura 4 5 Solte Painel Frontal 2 Posicao de Servico do Painel Frontal como mostra a Fig 4 6

Download Pdf Manuals

Related Search

Related Contents

Appendix  Ficha del producto Descargar  BI 2008/10 - Consignes de Navigabilité françaises  A LEADER IN MARINE PRODUCT INNOVATION SINCE  Whirlpool Conservator CEDC392JQ0 User's Manual  加圧式粉末消火器取扱説明書  Benutzerhandbuch  Submersible PSC Motor Starter  OPERATING INSTRUCTIONS  Manuale d`uso e manutenzione  

Copyright © All rights reserved. Failed to retrieve file