ElectronS.R.L.
Contents
1. X HALFSUM Ro Co R1 Ci INPUT CARRY RESULT CARRY FIG 1 L ADDITIONNEUR COMPLET Utiliser le circuit de test N 1 du demi additionneur Voir paragraphe pr c dent Ce qui exige l utilisation des composants 4069 ou 40106 6 inverseurs par boitier 4011 Portes Non ET NAND deux entr es 4 boitier En plus de ceci les composants suivants sont n cessaires 4071 Portes OU OR deux entr es 4 boitier 4019 multiplexeur d multiplexeur de donn e Le circuit se trouvant l int rieur du rectangle en pointill est pratiquement un double d multiplexeur permettant la sortie de Ry Co ou R selon la valeur de la retenue d entr e Cette fonction est r alis e par un Cl de type 4019 L additionneur complet peut tre test par le circuit de la figure 1 L tudiant peut d velopper de lui m me ce cas en suivants les directives donn es dans le cas du demi additionneur 3 Soustracteur de nombres binaires La m me proc dure utilis e dans le cas de l addition peut tre utilis e pour d velopper la soustraction binaire Le r sultat est donn par la table de v rit et quations suivantes X Y Emprunt R sultat Emprunt en entr e en sortie 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 Soustracteur 0 0 0 0 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 12. PARTS LIST Ri 2ke R2 47K R3 47K R4 47K D1 1N4148 D2 1N4148 01 BC337 1136059 4 Produit logique invers NON ET LOGIQUE Le circuit de test est donn en Fig 4 La sortie est l tat haut quand l une des deux entr es ou les deux est l tat bas et l tat haut quand les deux entr es sont l tat haut 12V R1 D1 IN4148 R2 12V INPUTS wo gt D2 1N4148 R3 C _ 5 OUTPUT 01 im A BC337 Fig 4 Circuit NON ET logique C A NAND B B PARTS LIST R1 47K R2 47K R3 47K R4 2K2 D1 1N4148 D2 1N4148 Q1 BC337 1136D60 CHAPITRE 4 PORTES LOGIQUES 1 Pr sentation Le mat riel digital peut r aliser des fonctions tr s complexes en se basant sur des quelques op rations logiques l mentaires Le but de ces exercices est de voir les principales op rations logiques l mentaires comme le O ET NON NON OU NON ET O exclusif en utilisant des portes logiques deux entr es Pour ces exp riences il sera fait usage d un circuit int gr HCF4093B il consiste en 4 portes NON ET NAND deux entr es chacune Ce composant est en technologie CMOS Pour toutes les exp rimentation le CI sera aliment avec une tension de 5V Ne pas laisser les entr es non connect es ouvertes Selon le cas les mettre la masse ou Vcc 2 Op ration NON
3. d calage de la figure 6 est base de quatre tages de bascules en cascade Chaque tage transmet au suivant son contenu binaire chaque commande de d calage active au front montant des impulsions d horloge Sorties binaires 01 02 03 04 G n rateur d 1 impulsion cP cP G n rateur de niveau logique FIG 6 Circuit de test pour un registre d calage Les commandes de d calage sont g n r es par appui sur le bouton poussoir de d calage Les donn es sont rentr es par la gauche et d cal e vers la droite La donn e entr e peut tre un O ou 1 logique g n r e par le g n rateur de niveau logique Ce circuit est aliment avec une tension de 5V Mettre toutes les entr es des CI non utilis es la masse CHAPITRE 9 TRIGGER DE SCHMITT CMOS DETECTEUR DE SEUIL Le trigger de Schmitt d tecteur de seuil portes logiques CMOS est constitu de deux portes inverseuses en cascade dont la sortie de la seconde porte est r inject e avec la m me polarit l entr e de la premi re Voir figure 1 Le cycle de l hyst r sis est d termin par le rapport des r sistances R2 sur R1 R2 1M PART LIST U1 401 3 5 1 12 R1 22K R2 1M O e 3 11 2 13 R1 22K Sortie 1 Sortie 2 Phase inverse M me Phase que Par rannart l entr e celle de l entr e FIG 1 Cir
4. NAND Cette op ration peut tre r alis e en utilisant deux op randes Le symbole et la table de v rit sont donn s par les figures 1A et 1B Nous supposerons comme d usage que le est le niveau logique bas 0 0 8 V et 1 les niveaux logiques hauts disponibles en sortie du g n rateur de niveaux logiques Les interrupteurs O et 1 sont utilis s pour avoir le niveau logique de A et B la sortie U sera visualis e par l une des 8 indicateurs logique du pupitre Le voyant allum indique 1 et teint O V rifier la table de v rit de la figure 1B Votre conclusion devrait tre comme suit L op ration NON NAND donne en sortie seulement quand les deux entr es sont 1 5V 14 IC 4093 O 4 A 3 P Fig Porte NON ET Fig 1B Table de V rit de la porte NON ET 3 Op ration ET AND Cette op ration logique peut tre d montr es par l utilisation d une porte logique NAND suivie d une autre porte utilis e en inverseur Voir figures 2A 2B Fig 2A Porte ET 5V 14 1 5 A O 3 4 2 6 BO Fig 2B Circuit Equivalent Fig 2A Faire le montage ci dessus et v rifier la table de v rit suivante A B JU 0 0 0 0 L 0 0 0 1 1 1 Utiliser les interrupteurs pour avoir les entr es logiques et les indicateurs de niveaux logiques pour afficher le r sultat Ne pas laisse
5. tre fournis pour couvrir tout autre besoin p dagogique Chaque kit de composant est accompagn d un manuel d exp rimentations incluant les datasheets des composants Ce manuel s applique au B1137 D Version Digitale quip du kit de composants standard pour les exp riences en lectronique digitale 2 Description Se r f rer la Fig 1 qui montre la photo du poste de travail B1137 D et Fig 1A une vue de face d taill e L unit didactique comprend 2 grandes zones pour le montage sans soudures pour un total de 1330 contacts Le fil accept est du type d me unique avec diam tre du conducteur de 0 3 Imm Un stock de fil pr d coup et pr d nud est fourni avec le pupitre Une grande zone de supports pour CI avec six supports 16 broches deux supports 18 broches et un support 24 broches Chaque broche est accessible par deux bandes femelles pour la connexion du fil du type d me unique fourni avec l unit didactique L alimentation commutation avec une sortie 54 stabilis e et prot g e avec protection contre le court circuit 2A environ Naturellement on doit d brancher le secteur imm diatement en cas de toute condition anormale chauffage excessif fum e odeur vibration etc La tension d alimentation est de 220 240V 50 ou 60Hz Autres tensions sont disponibles sur demande 10 indicateurs d tat logique qui donnent une visualisation de l tat des signaux du circuit l essa
6. Utiliser une alimentation de 5V pour tous les Ne pas laisser les entr es inutilis es en l air Les connecter la masse ou Vcc selon les cas Pour faire le c blage du circuit de test utiliser les sch mas de brochage donn s en annexe datasheet fabricant Utiliser le g n rateur de signaux logiques du pupitre comme entr es du circuit Utiliser les indicateurs d tats logiques pour l affichage des signaux de sorties Tous les Cl utilis s sont de type CMOS pouvant tre endommag s par des d charges lectrostatiques Respecter les r gles de manipulation d usage pour ces composants TABLE 1 This circuit is equivalent to X Y X and also equivalent to the following Y KS AND SUM OR X Y CARRY NOR E SUM NOR B NOR CARRY SUM E CARRY DEMI ADDITIONNEUR EN MODE 1 X Y SUM XY CARRY DEMI ADDITIONNEUR EN MODE 2 N XANDY CARRY DEMI ADDITIONNEUR EN MODE 3 Circuit de test 1 1 4069 NOT 4011 Circuit de test 2 1 4069 NOT 4073 AND 4071 Circuit de test 3 4071 OR 1 4070 XOR 2 Additionneur Complet Partant du demi additionneur pr sent pr c demment l additionneur complet doit en m me temps additio
7. applique des niveaux plus hauts de 0 5V 2 boutons poussoirs avec chaque broche des commutateurs accessible sur deux bandes femelles pour la connexion du fil du type d me unique fourni avec l unit didactique G n rateurs onde carr e rapport cyclique 5096 r glables en 6 calibres de 0 1Hz 100KHz 110KHz Deux sorties sont disponibles Une est de type TTL l autre se compose d un transistor NPN collecteur ouvert pour l utilisation avec logique CMOS de niveau plus haut Une r sistance de tirage de 2K2 22K doit tre connect e entre la sortie CMOS et l alimentation V du circuit l essai afin d assurer que des haut niveaux corrects sont utilis s FIG 1 PHOTO DE L UNITE DIDACTIQUE 50 60 Hz AC MAINS RESEAU 220 240V B1137 INDICATEURS D ETAT LOGIQUE LOGIC STATE INDICATORS DD LI 5V 2 MAX e SWITCHING POWER SUPPLY ALIMENTATEUR A COMMUTATION GENERATEURS D ETAT LOGIQUE LOGIC STATE GENERATORS HAUT SECH t GENERATEURS D IMPULSION BREVE SINGLE SHOT GENERATORS Be si 9 Bee TITIT s7lss sels 86 84 S 80 ve eee BINARY CODING WHEELS ROUES CODEUSES EN BINAIRE DEER RK 9 8 6 5 4 3 2 1 Di LAB WORKSTATION FOR DIGITAL ELECTRONICS FORMATEUR MAQUE
8. au point o la porte commute et passe l tat bas C se met se d charger travers R Le seuil de commutation de la porte est encore atteint et le cycle est r p t Le voyant en sortie montre le clignotement du niveau de la sortie Le circuit d tude de l astable est donn sur la figure 6A R 5V PARTS LIST A 3 1C 4093 2 B J R 100K 7 C 1pF Gp Fig 6A Circuit tudier Seuils de commutation de la porte 4 SE Fig 6B Courbes des signaux du circuit de la Fig 6A CHAPITRE 5 ADDITION SOUSTRACTION DE NOMBRES BINAIRES 1 Demi additionneur Dans ce qui suit Le symbole ou e indique un nombre d cimal Le suffixe H indique un nombre hexad cimal Le suffixe B indique un nombre binaire Supposons que l on veut r aliser la somme de deux nombres X et Y b3 b2 b 1 BH 1 0 B La somme e de X et Y en binaire est r alis e bit bit de la droite vers la gauche Chaque colonne g n re une somme et une retenue La retenue sera additionn e aux bits de la colonne suivante Dans notre exemple l addition se r duit aux op rations l mentaires suivantes Xo Yo 1 1 retenue 1 X1 retenue pr c dente 1 1 1 1 retenue 1 X2 Y2 retenue pr c dente 0 0 1 1 retenue Y3 retenue pr c dente 1 0 0 1 retenue Le r sultat est 2 1110 B 14 e E
9. ce circuit 2 Convertisseur Binaire D cimal Pour tester cette fonction on utilisera le 74HC138 un CI fonction sp cifique dont le datasheet est donn en annexe La figure 2 montre le circuit de test TM U1 74HC138 Interrunteurs binaires i 5v lt lt Le d AQ Vec 5V 1 I le E Al 00 e 10 Bd Ka PARTS LIST A2 01 U1 74HC138 1 s Pv x R1 10K E1 02 12 d 1 Q io m E 03 amp 13 7 R3 10K R1 R2 RB M __ E 04 81 4 o gt 07 05 15 GND 06 ei FIG 2 Convertisseur binaire vers le D cimal Utiliser les interrupteurs binaires pour g n rer les entr es du Cl Noter que les r sistances de rappel sont indispensables pour avoir le niveau bas quand l interrupteur correspondant est ouvert Utiliser les indicateurs de niveaux logiques pour afficher les sorties Noter que le HC138 poss de des sorties invers es active au niveau bas Relever la table de v rit pour le composant en test 3 Convertisseur Binaire 7 Segments Pour exp rimenter cette fonction le montage de la figure 3 doit tre utilis Il inclut 1 CI 4511 D codeur BCD 7 Segments avec latch buffer 1 afficheur 7 segments cathode commune de type HDSP5303 ou quivalent 7 r sistances 1500 1 4
10. d 1 T e E impulsion T T T R Q e D R Q e D R Q e D R Q pm S RESET G n rateur dl impulsion FIG 4 Circuit de test pour un d compteur binaire 5 Compteur diviseur par n Le compteur pr sent sur la figure 5 est obtenu par l interconnexion des quatre bascules des deux CI 4013 Sorties de comptage binaire 5V 01 LSB 02 03 04 MSB o o o o Interrupteurs R1 binaires 10K DA B4 8 Ic e i I B3 4 e 2 PARTS LIST e f D1 1N4148 4 B1 1 D2 1N4148 De nr 1 03 14148 01 D4 1N4148 pace gt G n rateur d 1 4X1N4148 R1 10K impulsion a a cP a cP a DR o e D RQ e D RO D RO RESET e e FIG 5 Circuit de test pour un compteur diviseur par N Le compteur d marre O et compte jusqu au nombre binaire configur par les microswitches Quand il atteint ce nombre le compteur est remis z ro Remarquer que l on d sire avoir un modulo N les microswitches doivent tre configur pour avoir la combinaison N 1 Apr s avoir exp riment ce compteur programmable il sera demand l tudiant de faire les changements n cessaires pour r aliser un d compteur programmable 6 Registre d calage Le registre
11. des g n rateurs d tats logiques pour les entr es et deux indicateurs de niveaux logiques pour afficher l tat des sorties RetS doivent tre normalement laiss l tat haut Quand S est mis l tat bas R tat haut la sortie Q passe l tat haut Quand R est mis l tat bas S tat haut la sortie Q passe l tat bas 2 La bascule D Le sch ma de la figure 1 peut tre chang en celui de la figure 2 J ad is 60 ro Ex EN Cl FIG 2 Bascule de Type D U1 4069 U2 4011 La tension d alimentation est de 5V Mettre toutes les entr es des Cl non utilis es la masse Utiliser les signaux des g n rateurs d tats logiques pour les entr es et deux indicateurs de niveaux logiques pour afficher l tat des sorties Le fonctionnement du circuit est comme suit Une transition bas haut puis bas va enregistrer le niveau logique de D En d autres termes avec CP l tat haut la bascule sera mise 1 ou selon que D est 1 ou Quand CP passe l tat bas la bascule garde son tat 3 Bascule JK Dans cette exp rience on utilisera un Cl type 4027 dont le datasheet est donn en annexe La figure 3 montre le circuit de test 01 4027 02 CLK2 RST amp Ke J2 SET I Vec gt 5V 0
12. sortie d s que l une de ses entr es est 1 5 Op ration NON OU NOR La figure 4A montre le symbole de la porte NOR La figure 4B est une configuration quivalente avec les inversions ramener aux entr es et la porte ET est chang par une OR La figure 4C est la combinaison finale quivalente la porte de la figure 4A que nous allons essayer Faire le montage de la figure 4C et tester la table de v rit 7 e Q 0 4 O Fig 4A Porte NON OU Fig 4B Circuit Equivalent de Fig 4A 1 3 oV 2 IC 4093 A 12 14 9 11 5 10 13 ste i 6 Fig 4C Combinaison Equivalente de la porte de la Fig 4A A B U Q Q 1 Q 1 1 Q 1 1 Fig 4D Table de V rit de la porte NON OU Utiliser l afficheur de niveau logique pour voir l tat des sorties et les signaux de SO et S1 comme entr es La conclusion de votre exp rience devrait tre L op ration NON OU NOR donne en sortie d s lors que l une des entr es est 1 6 Bistable RS Bascule La figure 5A montre un arrangement de deux portes NAND fonctionnant comme un circuit deux tats Ce circuit m morise la derni re transition vers l tat bas des deux entr es A et B Ul 1 4093 Ue Fig 5A Circuit du Bistable RS Le fonctionnement est le suivant la mise sous tension avec A et B 1 l tat des sorties est impr
13. visible puisque la bascule est initialis e al atoirement U1 et U2 peuvent tre 1 0 ou 0 1 Si A est mis l tat bas UT passe l tat haut et U2 l tat bas et cet tat est maintenu quand A repasse l tat haut Si B est mis l tat bas U1 passe l tat bas et U2 l tat haut et cet tat est maintenu quand B repasse l tat haut Si A et B passent l tat bas en m me temps les deux sorties seront toutes les deux l tat haut Quand les entr es A et B repassent l tat haut l tat des sorties d pendra de laquelle des deux entr es est repass e l tat haut en dernier Si les deux entr es sont li es et passe l tat haut en m me temps l tat de la bascule est th oriquement irr gulier En pratique de petites in galit s entre les deux portes fait que l une des sorties est positionn e avant l autre Faire le montage de la figure 5A et tester la table de v rit de Fig 5B Le 1 1 Q 1 KN Q 1 1 1 1 1 PRECEEDING STATUS NN UNDEFINED Fig 5B Table de V rit du circuit de la Fig 5A 7 Circuit Astable Le circuit est donn en figure 6A et 6B Son fonctionnement est le suivant Supposons que C est initialement d charg e Ce qui donne un tat bas l entr e de la porte logique La sortie est alors l tat haut La capacit C se charge travers R et la tension ses bornes augmente en cons quence jusqu
14. 1 01 gt CLKi RST1L K1 Ji SETI FIG 3 Circuit de test de la bascule JK Vers le indicateurs LED V rifier la table de v rit de la bascule JK qui doit tre comme suit Des G n rateurs de niveaux logiques ETATS PRESENTS ETATS SUIVANTS ENTREES SORTIE CLK SORTIES J K S R Q Q Q X 0 0 0 L H 0 X 0 0 0 1 L H 0 0 X 0 0 0 L H 0 1 X 1 0 0 1 L H 0 1 X X 0 0 X H L INCHANGE X X 1 0 X X 1 0 X X 0 1 X X 0 1 X X 1 1 X X L H Transition tat bas vers l tat haut H L Transition tat haut vers l tat bas X Indiff rence changement de niveau CHAPITRE 8 APPLICATIONS A BASCULES 1 Diviseur de fr quence par 2 La figure 1 Montre le principe de ce diviseur 7 8 9 10 11 14 Le C1 100pF Enregistre g 5 2 N D Optionnel Pour ajout d un retard ol G n rateur de 3 1 signaux carr s C CP R Q cl Niveau TTL 1C 4013 FIG 1 Diviseur de Fr quence On utilise ici un Cl type 4013 Une seule des deux bascules disponibles est utilis e avec la sortie inverseuse connect e sur son entr e D De cette mani re sur le front montant de l horloge la valeur de la sortie Q est enregistr e Imm diatement apr s change d tat pr parant ainsi la prochaine op ration pour le prochain top d horlog
15. APITRE 7 BASCULES La bascule RS 2 La bascule D 3 La bascule JK CHAPITRE 8 APPLICATIONS DES BASCULES 1 Diviseur de fr quence par2 2 Registre parall le 3 Compteur binaire 4 D compteur binaire 5 Compteur pr r glable division par N 6 Registre d calage CHAPITRE 9 TRIGGER DE SCHMITT CMOS DETECTEUR DE SEUIL 1 G n ration de niveaux logiques partir de signaux lents 2 G n rateur de retard d un temporisateur 3 G n rateur de temporisation CHAPITRE 1 INTRODUCTION ET DESCRIPTION DU SYSTEME Introduction Le B1137 est un outil g n ral destin pour le montage de circuits lectroniques pour le d veloppement et la formation Le B1137 consiste en un large panneau face avant 355 x 254 mm comportant tout ce qui est n cessaire pour le travail de laboratoire Il est disponible en deux versions orient es respectivement mais non limit es vers le d veloppement de circuits analogiques ou digitaux Ces deux versions partagent la m me philosophie de construction et ont plusieurs parties identiques Elles sont respectivement identifi es par B1137 A pour l analogique et B1137 D pour la digitale Le B1137 est fourni avec un kit de composants pour la r alisation des exp rimentations Deux kits standards sont disponibles pour respectivement l lectronique analogique et l lectronique digitale En compl ment des kits de composants sp cifiques peuvent
16. Design Production amp Trading of J on Educational S R L Equipment B1137 D FORMATEUR MAQUETTE ELECTRONIQUE NUMERIQUE MANUEL D INSTRUCTIONS Electron s R L MERLINO MILAN ITALIE Tel 39 02 9065 9200 Fax 9065 9180 Web www electron it e mail electron electron it B1137D10 DOC 03 2010 SOMMAIRE CHAPITRE 1 INTRODUCTION ET DESCRIPTION DU SYSTEME Introduction 2 Description 3 Proc dure de pr paration du poste de travail 4 Inventaire des composants CHAPITRE 2 MULTIVIBRATEURS A TRANSISTORS 1 Circuit bistable 2 Bistable avec capacit s d acc l ration 3 Fonctionnement du circuit bistable en mode bascule 4 Bistable non satur avec couplage d metteur 5 Circuit astable CHAPITRE 3 PORTES LOGIQUES DE BASE Addition Logique OU LOGIQUE 2 Produit logique ET LOGIQUE 3 Addition logique invers e NON OU LOGIQUE 4 Produit logique invers e NON ET LOGIQUE CHAPITRE 4 PORTES NUMERIQUES Pr sentation 2 Op ration NON ET 3 Op ration ET 4 Op ration OU 5 Op ration NON OU 6 Bistable RS Bascule 7 Circuit astable CHAPITRE 5 ADDITION SOUSTRACTION DE NOMBRES BINAIRES Demi additionneur 2 Additionneur complet 3 Soustraction de nombres binaires CHAPITRE 6 CONVERTISSEURS DE CODE Convertisseur d cimal binaire 2 Convertisseur binaire d cimal 3 Convertisseur binaire 7 segments CH
17. H La proc dure utilis e dans cet exemple peut tre tendue au cas g n ral L addition binaire est le r sultat d une s quence d op rations l mentaires d addition bit bit Chaque op ration l mentaire g n re un r sultat et une retenue Cette op ration l mentaire s appelle une demi addition sa table de v rit est donn e ci dessous Bit X Bit Y SOMME RETENUE DEMI 0 0 0 0 ADDITIONNEUR 0 1 0 1 0 1 0 1 1 0 1 Cette table de v rit peut tre r alis e par les deux quations suivantes SOMME X Y X Yq DEMI ADDITION EN MODE CG RETENUE X Y Ou bien SOMME DEMI ADDITION MODE 2 RETENUE X Y Ou bien encore SOMME X XOR Y DEMI ADDITION EN MODE RETENUE X ANDY Nous allons maintenant r aliser un circuit lectronique r alisant la demi addition pour chacun des modes nonc s pr c demment Nous pouvons r aliser et tester le demi additionneur r alisant les fonctions ci dessus Nous ferons usage des Cl suivant 4069 ou 40106 6 inverseurs par bo tier composant 4011 Portes Non ET NAND deux entr es 4 boitier 4073 Portes ET AND deux entr es 4 boitier 4071 Portes OU OR deux entr es 4 boitier 4070 Portes OU Exclusif deux entr es 4 boitier 4019 multiplexeur d multiplexeur de donn es
18. TS AO 8 O 02 R1 C O OUTPUT R2 Fig 1 Additionneur logique A OR B A B PARTS LIST R1 47K R2 2K2 Di 1N4148 D2 1N4148 Q1 BC337 1136057 2 Produit logique ET LOGIQUE Le circuit de test est donn en figure 2 La sortie est l tat bas d s que A ou B ou les deux sont l tat bas La sortie est l tat haut quand A et B sont tous les deux l tat haut L aussi utiliser un indicateur de niveau logique connect la sortie de la porte pour afficher son tat et utiliser SO et S1 pour avoir les entr es 12V R1 Ku C O OUTPUT INPUTS Oo gt R2 Fig 2 Multiplicateur logique C A AND B scha PARTS LIST R1 47K R2 2K2 D1 1N4148 D2 1N4148 Q1 BC337 1136D58 3 Addition logique invers e NON OU LOGIQUE Le circuit de test est donn en Fig 3 La sortie est l tat haut quand les deux entr es sont ouvertes ou l tat bas et l tat bas d s que l une des deux entr es ou les deux passe l tat haut Utiliser un indicateur de niveau logique connect la sortie de la porte pour afficher son tat et utiliser SO et S1 pour avoir les entr es 12V R1 C L o OUTPUT D1 R2 e eko INPUTS oDe D2 R3 R4 Fig Circuit NON OU logique C A NOR A B
19. TTE ELECTRONIQUE NUMERIQUE CR 18 Li 0 O BOUTONS POUSSOIR PUSHBUTTONS pe o D Flectron ITALY CR 27 42 21 421 421 8421 DIGITAL DISPLAY AFFICHEUR NUMERIQUE TEZO HIH HIB 02 Di pps DATA DONNEES ADDRESS ADDRESSE 0200 00 2000 D4 SQUAREWAVE GENERATOR GENERATEUR ONDE CARREE 10K 110K 1K 11 P 10 110 100 1 1K 1e 1 11 0 1 1 1 l DEE DEE D DID T GND ae FIG 1137DFRO 1A FRONT VIEW OF THE TRAINER 3 Proc dure de pr paration du poste de travail Cette section d crit bri vement les bases pour s assurer que le poste de travail est fonctionnel et pr t l emploi Ceci peut tre exig pour s assurer que l quipement livr est op rationnel 1 V rifiez que la tension d alimentation de votre secteur est compatible avec les sp cifications du pupitre Reliez alors le cordon d alimentation et mettre sous tension Mesurez alors la tension 5V avec un Voltm tre 2 Branchez une extr mit d un fil l entr e de l indicateur de niveau logique No 0 L a
20. URS A TRANSISTORS 1 Circuit Bistable La figure 1 montre le principe du circuit bistable R1 R Liste des composants R3 R1 1K R2 1K R3 47K R4 47K al Ra m R5 15K gt lt R6 15K Q1 BC337 02 8C337 RS R6 Fig 1 Circuit bistable de base Le bistable est constitu d un amplificateur double tage couple en continue dont la sortie est ramen e sur l entr e du premier tage Le d phasage de 180 introduit par chaque tage fait que le signal ramen en entr e est d phas de 360 par rapport l entr e ce qui fait que la contre r action est positive Si les conditions de polarisation en continu sont correctes l un des deux tages doit tre en saturation tat ON et l autre l tat de blocage tat OFF Pendant que l un des tages est l tat ON l autre se trouve l tat OFF Ce circuit poss de donc deux tats et pour cela on l appelle un BISTABLE La premi re partie d exp rimentation consiste en le montage du circuit de la fig 1 et essayer sa capacit de bistable A la mise sous tension l un des tages passe l tat ON satur de fa on al atoire L autre se met alors l tat OFF Mesurer en utilisant un voltm tre ou oscilloscope la tension de collecteur par rapport la masse de chacun des tages Mesurer la tension de base de chacun des tages Calculer le courant de collec
21. W Un interrupteur binaire se trouvant sur le 1137 0 4 r sistances de rappel de 10KQ se trouvant sur le 1137 D Interrunteurs binaires peas lt Gast EE uA ci 1 5V B Vec 5V 2 f 4 i LT g 8 LEM Afficheur 7 SEG 5V e BL a ns os A cathode LE STRB b commune AX HDSP5303 ou D 31 10K Equivalent A d GND 2 KREE 7X150 FIG 3 Circuit de Test du convertisseur Binaire 7SEG Le circuit de la figure ci dessus affiche le nombre introduit par les interrupteurs binaires sous forme d cimale Noter que le 4511 peut seulement convertir des entr es entre O et 9 D cimale et les nombres Hexad cimaux A B C D E F ne peuvent tre affich s CHAPITRE 7 BASCULES 1 La bascule RS Ce type de base de la bascule a d j t utilis par l tudiant Cependant il est int ressant de revoir ses principes de fonctionnement pour une tude compl te des divers types de bascules voir figure 1 5V S 1714 3 Q 2 5 4 Q R 6 FIG 1 Bascule RS de base Utiliser un Cl type 4011 Ne pas laisser les pattes des entr es inutilis es 8 9 12 13 en l air les mettre la masse Utiliser une alimentation de 5V Utiliser les signaux
22. X XOR Y X Y L impl mentation des fonctions X XOR Y X XOR Y X 4 Y est une chose que l tudiant d j apprise dans les exercices pr c dents L laboration du circuit lectrique partir du sch ma logique sera propos e comme exercice de rappel Pour r aliser le circuit de test les m me composants list s dans les paragraphes pr c dents seront utilis s CHAPITRE 6 CONVERTISSEURS DE CODE 1 Convertisseur D cimal Binaire Pour la r alisation de cette fonction on utilisera un Cl sp cialis le 4532 dont le datasheet est donn en annexe 6 12 De 13 D3 2 E ER E U1 4532 A D O M eu D 2 14 S ein Vun S ms je Jos Fo p 8 16 1 5 cs 3 oe iv P3 45V 0 4 El D2 De a2 pi 24 ve E 01 as o B1 ES v 00 e 55 aa Bus B2 Ars o b 5 Ec 5 B3 A D gt c FIG 1 Convertisseur D cimal vers le binaire La figure 1 donne le montage de test Pour toute entr e d cimale D1 D7 active le 4532 va g n rer un code binaire correspondant La table suivante donne la sortie pour quelques entr es 1 2 6 ENTREES SORTIES D7 D D5 D4 D3 D2 DI B3 B2 Bl 0 0 0 0 0 0 L 0 0 L 0 0 0 0 0 L 0 0 0 0 0 0 0 0 0 L L 0 Etablir la table de v rit compl te pour
23. configur e avec les boutons 3 et introduite en parall le dans le registre quand le bouton poussoir CP est appuy Un deuxi me bouton poussoir est utilis pour remettre z ro le registre Les LED en sortie du registre sont utilis es pour afficher la combinaison binaire enregistr e La tension d alimentation est de 5V Mettre toutes les entr es des Cl non utilis es la masse 3 Compteur binaire Les quatre bascules des deux Cl 4013 peuvent tre configur es pour fonctionner comme un compteur binaire quatre tages La figure 3 montre le montage r aliser La tension d alimentation est de 5V Mettre toutes les entr es des CI non utilis es la masse Comptage binaire LSB MSB o G n rateur d 1 impulsion CP Q 0 cP Q cP 0 RESET G n rateur d 1 impulsion FN e e FIG 3 Circuit de test pour un compteur binaire 4 D compteur binaire Comme alternative au compteur r alis dans le paragraphe pr c dent qui compte de F Hexad cimal ce compteur d compte de F H et red marre F H La figure 4 montre le montage de ce compteur Il utilise deux CI 4013 La tension d alimentation est de 5V Mettre toutes les entr es des Cl non utilis es la masse Comptage binaire LSB MSB o o o o G n rateur
24. cuit de SCHMITT de base CMOS Ce circuit peut tre appliqu dans une vari t d applications dont certaines sont d crites dans les paragraphes suivants Noter que dans la famille des Cl CMOS il existe des types qui int grent la fonction de Schmitt Comme exemple on peut citer le 40106 4093 1 G n ration de niveaux logiques partir de signaux lents Cette application peut tre test e avec le circuit de la figure 2 Entr e a P1 22K GJ R2 1M KD PARTS LIST We R1 22K e R2 1M mmm P1 22K Sortie 1 Sortie 2 Phase inverse M me Phase que Par rapport celle de l entr e FIG 2 Sch ma du Circuit de Test Le potentiom tre d entr e est utilis pour g n rer un signal variations lentes qui et inject l entr e du trigger de Schmitt Il commute des niveaux de tensions haut et bas pr cis avec hyst r sis Il permet d avoir des transitions de niveaux raides comme requis par la logique int gr e Ce circuit est aliment avec une tension de 5V Mettre toutes les entr es des CI non utilis es la masse 2 G n rateur de retard Ce circuit de Schmitt peut tre utilis comme minuterie pour un ensemble d application par exemple pour le contr le d un relais Les figures 3 4 et 5 montrent 3 cas d utilisation Ce circuit est aliment avec une tension de 5V Mettre toutes les entr es des Cl non utilis
25. e Le fonctionnement de ce circuit d pend par le retard mis par bascule pour fixer la sortie la nouvelle valeur logique quand l horloge envoi un front montant pour m moriser la donn e Ce retard est naturellement de l ordre de dix nanosecondes mais peut tre augment en ajoutant une capacit pour un fonctionnement plus fiable comme c est indiqu sur la figure 1 Le g n rateur de signaux du 1137 D est utilis pour produire l horloge d entr e Le g n rateur SQW doit tre configur compatible niveaux TTL 0 5V Comme alternative un bouton poussoir utilis comme g n rateur une impulsion peut tre utilis pour produire une entr e L tat du bit de sortie peut tre affich par l un des diff rents indicateurs de niveau logique sonde logique LED 2 Registre parall le On utilise ici deux Cl type 4013 connect s comme on le voit sur la figure 2 4 indicateurs d tats logiaues 02 03 04 R Q R Q R Q R D cP D cP D cP D G n rateur d 1 impulsion T RESET G n rateur d 1 impulsion 1 2 3 4 g n rateurs de niveaux logiques Avec des interrupteurs FIG 2 Circuit de test pour un registre parall le Les quatre bascules ont R S et CP en commun et leurs entr es D s par es Une combinaison binaire peut tre
26. es la masse R2 1M D1 1N4148 U1 4011 G n rateur de 74 p 5 12 niveau logique 27 e 18 R1 22K TO 200K Ci 100uF 25V Sortie 1 Sortie Phase inverse Par rapport l entr e Fig 3 G n rateur de retard d tablissement Re 1M D1 1N4148 U1 4011 UD 1 12 G n rateur de 2 A 3 11 niveau logique Kay gt 13 P1 R1 22K TO 200K C1 100uF 25V Sortie 1 Phase inverse Par rapport l entr e Fig 4 G n rateur de retard d extinction PARTS LIST R1 88K Re 1M D1 100uF P1 220K D1 1N4148 25V 2 M me Phase que celle de l entr e Liste des R1 22K R2 1M C1 100uF P1 220K D1 1N4148 25V Sortie 2 M me Phase que celle de l entr e R2 1M U1 4011 PARTS LIST G n rateur de A n te ii R1 22K T i v Re 1M niveau logique 2 UD 2 13 C1 100uF 25V P1 R1 22K P1 220K TO 200K L Cc1 100uF 25V Sortie 1 Sortie 2 Phase inverse M me Phase que Par rapport l entr e celle de l entr e Fig 5 Commutation retard d tablissement extinction Noter que pour les 3 cas P1 est utilis pour avoir une constante de temps avec la capacit C1 Le meilleur r glage de P1 doit tre d termin exp rimentalement Une valeur excessive de P1 peut emp cher le temporisa
27. eut d ranger la situation et m ne la saturation de l un des deux transistors et au blocage de l autre Apr s cette phase l une des deux capacit s maintenant un transistor l tat bloqu C2 maintenant Q1 bloqu tend se d charger travers la base polarisant la r sistance R5 jusqu au point o Q1 se met en conduction et l op ration de basculement est r p t e La tension de collecteur de n importe lequel de ces deux transistors appara t comme un signal carr Ce circuit utilis souvent comme g n rateur de signal CHAPITRE 3 PORTES LOGIQUES DE BASE Le sujet de ce chapitre est l exp rimentation de 4 circuits capable de r aliser les op rations de base de l alg bre de Boole pour deux variable A et B Ces 4 circuits sont construit en utilisant des r sistances diodes et transistors et repr sentent des exemples du comment la logique peut tre r alis en utilisant des composants discrets en remplacement des CI digitaux 1 Addition logique OU LOGIQUE Le circuit de test est donn figure 1 La sortie est l tat bas quand A et B sont tous les deux l tat bas et passe l tat haut d s que l une des deux entr es ou les deux passe l tat haut Pour tester cette fonction logique utiliser un indicateur de niveau logique connect la sortie de la porte Utiliser pour les entr es deux des interrupteurs du g n rateur d tat logiques par exemple SO et S1 D1 12V INPU
28. i Les afficheurs sont teints pour entr es de niveau logique bas moins que 1 2 et sont autrement allum s La tension d entr e maximum acceptable est de 12V pour emploi avec logique de haut niveau 8 g n rateurs d tat logique num rot s SO S7 Ceux ci fournissent la commutation entre les niveaux TTL sous la commande des 8 interrupteurs levier 4 g n rateurs impulsion simple single shot chacun command par un bouton poussoir BO B3 Chaque g n rateur fournit une seule impulsion bas haut puis bas d approximativement 40msec chaque appui sur le bouton correspondant Les sorties sont de niveau TTL 4 commutateurs binaires quatre bits type tournant Chacun d eux est pr r glable pour g n rer un nombre de O 15 en binaire 0 F en hexad cimal Les interrupteurs utilisent un code standard non invers un 0 signifie que tous les interrupteurs sont ouverts un F signifie que tous les contacts sont ferm s Le point commun des 4 contacts est marqu C tandis que les 4 contacts de sortie de chaque interrupteur sont marqu s 1 2 4 et 8 ce qui indique le poids de chaque sortie en chelle binaire H 1 afficheur quatre chiffres avec d codeur convertisseur qui permet d accepter des mots de donn es 4 bit 0 F et une adresse afficheur 4 bit comme entr es Les niveaux d entr e acceptables sont TTL compatibles Le circuit peut tre endommag si l on
29. ion n a pas besoin d atteindre une tension nulle mais d atteindre un niveau suffisamment bas sur la base de l autre transistor pour permettre de le bloquer Cette affirmation peut tre mise en quation pour calculer l amplitude minimale de l impulsion Dans tous les cas pour avoir une commutation propre sure l impulsion doit tre de sens n gatif troite et large 12V R1 R2 R7 R8 Liste des composants R1 1K LT e e NS R2 1K R3 47K R4 47K R5 15K c2 Be PB R6 15K T Oo R7 4K7 iI R8 4K7 C1 1KpF w t C2 1KpF R4 C3 1KpF 01 01 BC337 Q2 BC337 D1 1N4148 RS R6 D2 1N4148 PB PUSH BUTTON Fig 2 Bistable en mode bascule La Fig 3 montre comment g n rer des impulsions avec les caract ristiques requises Ce qui est r alis par les diodes 01 et D2 et les composants R8 R9 et PB Fig 5 Les diodes D1 et D2 appliquent l impulsion au transistor bloqu Les impulsions sont g n r es suivant une impulsion sur le bouton poussoir PB la capacit C3 est initialement d charg e et se charge travers R8 Ce qui g n re une impulsion de d clenchement pour D1 et D2 Quand PB est rel ch C3 se d charge travers R8 et R9 et Un nouveau cycle est pr t R alisez une tude fonctionnelle du basculement du circui
30. mmutateur DIP 4 pos R sistances 100Q V4W R sistances 150Q V4W R sistances 470Q AW R sistances 5600 V4W R sistances 1K W R sistances 2K2 AW R sistances 3K9 14W R sistances 4K7 AW R sistances AW R sistances 15K Low R sistances 22K Low R sistances 47K AW R sistances 100K V4W R sistances 1M AW Capacit s 100pF Capacit s 1KpF Capacit s 10KpF Capacit s 47KpF Capacit s 100KpF Capacit s 1uF 25V Capacit s TOuF 25V Capacit s 100uF 25V Transistors BC337 Diodes 1N4148 CMOS IC 4001 Quad 2 input NOR gate CMOS IC 4011 Quad 2 input NAND gate CMOS IC 4013 Dual flip flop CMOS IC 4015 Dual 4 bit static register CMOS IC 4017 Decade counter divider with decoded outputs CMOS IC 4019 Quad AND OR select gate CMOS IC 4027 Dual JK Master slave flip flop CMOS IC 4029 Presettable up down counter P PA AND CMOS IC 4042 Quad clocked D latch CMOS 4069 6 X inverter gate CMOS IC 4070 Quad 2 input EX OR gate CMOS IC 4071 Quad 2 input OR gate CMOS IC 4081 Quad 2 input AND gate CMOS IC 4093 Quad 2 input Schmitt trigger CMOS IC 40106 6 X Schmitt trigger inverter CMOS IC 4503 6 X buffer non inverting 3 state CMOS IC 4511 BCD 7 Segment latch decoder driver CMOS IC 4520 Dual binary counter CMOS IC 4532 8 bit priority encoder decimal BCD decoder CMOS IC 74HC138 binary to decimal decoder CHAPITRE 2 MULTIVIBRATE
31. nner deux bits plus la retenue r sultant de l addition pr c dente Nous appellerons X Y et C les deux bits additionner et la retenue de l op ration pr c dente respectivement Il peut tre d montr que le r sultat de l addition compl te est le suivant SOMME XYC XYC 4 1 si une seule de ces variables X Y ou C est 1 o tous les variables RETENUE 1 Si deux des variables sont 1 ou toutes les trois Les deux quations ci dessus donnent la table de v rit suivante X Y RETENUE SOMME RETENUE En entr e En sortie 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 ADDITIONNEUR 1 1 0 0 1 COMPLET X XOR Y X Y 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 X XOR Y X Y Nous r crivons ci dessous la table de v rit du demi additionneur Bit X Bit Y SOMME RETENUE DEMI 0 0 0 0 ADDITIONNEUR 0 1 0 1 0 gt 1 0 1 1 0 1 X XOR Y X Y Nous remarquons que la premi re moiti de la table de v rit de l additionneur complet quand 0 est gale celle du demi additionneur Pour la seconde moiti de la table C 1 la somme est gale au compl ment de la somme du demi additionneur alors que la retenue est gale X OU Y Nous pouvons alors construire l additionneur complet comme suit
32. plage des metteurs L aspect essentiel de ce circuit est que les deux metteurs sont reli s ensemble et sont mis la masse travers une seule r sistance R5 Le fonctionnement du circuit est comme suit Supposons que Q1 est ON et Q2 OFF La tension Base Masse pour Q1 sera Vp1 R5 R2 R4 R5 La tension Emetteur Masse pour QT et Q2 sera Ve VE2 VB 0 7V Le courant en R7 est due seulement Q1 et est IQ1 Vp1 R5 La tension Collecteur Masse pour QT est 1 VcHRI IQ Pour un correct fonctionnement bistable op ration il est n cessaire que VC soit assez petit pour que VB E de Q2 soit inf rieur 0 7V c est dire Vc 1 R6 R3 R6 VE x 0 7V Noter que le transistor en conduction n a pas besoin d tre fortement satur comme dans le cas du circuit pr c dent En fait il peut tre dans sa r gion lini re Ceci permet bien sur d avoir des r ponses plus rapides 5 Circuit Astable La figure 6 montre le principe du circuit astable les deux transistors sont polaris s dans leur r gion de conduction 12V PARTS LIST R1 1K R2 1K C1 ce R5 15K A A R6 15K R7 100K R8 100K 01 a2 CIS C2 1K 01 BC337 R 02 BC337 R1 R7 R8 R2 Fig 6 Circuit Astable de base La situation des deux transistors en conduction est cependant instable Une fluctuation al atoire du courant de fuite de transistor p
33. r le plus droite s illuminera montrant un O Maintenant le fil connect la tension 5V devrait tre d plac en s quence tout le entr es des DONNEES 1 2 3 4 L afficheur indiquera une s quence de 1 2 4 8 pour chaque digit R p tez l op ration pour chaque adresse afficheur 6 G n rateur de signaux carr s Un essai complet exigera un oscilloscope et un fr quencem tre Un contr le rapide peut tre ex cut comme suit Branchez une extr mit d un morceau de fil l indicateur d tat logique No O et l autre extr mit la sortie TTL du g n rateur D placez le s lecteur de gamme de fr quence la position minimale La lumi re clignotera intervalles r guliers La fr quence du clignotement est r glable en tournant le bouton de fr quence D placez le s lecteur de gamme de fr quence aux gammes plus lev es A un certain moment la lumi re cessera de clignoter et demeurera moiti allum e 4 Inventaire des composants Le B1137 D comprend un jeu de composants standard pour r aliser les exp riences Voir le paragraphe 4 1 4 1 B1137 D Provisions Standard 100 Fils pr d nud s diff rentes longueurs et couleurs N 10 10 10 10 10 10 10 10 10 10 10 10 10 10 OO O1 O1 O1 O1 On Oi NONNNNA AHR Poign es pour trimmer Trimmer avec axe 22K Trimmer avec axe 220K Afficheur 7 segment cathode commune Bouton Poussoir Co
34. r les entr es non connect es ouvertes Selon le cas les mettre la masse ou Vcc La conclusion de votre exp rience devrait tre L op ration ET AND donne 1 en sortie d s lorsque les deux sont toutes les deux a 1 4 Op ration OU OR La figure 3A montre le symbole d une porte OU deux entr es La figure 3B est quivalente 3A d s que l on ajoute en s ries deux inverseurs Du cours th orique nous savons que l inversion peut tre pass e de la sortie de la porte aux entr es en inversant le type de la porte de OU ET ou vice versa Ce qui donne le sch ma de la figure 3D quivalent en fonctionnement notre porte OU d origine Faire le montage de la figure 3D et tester la table de v rit de la figure 3E A oe U U o o Fig 3A Porte OU Fig 3B Combinaison Equivalente de Fig 3A 5V 1 14 3 IC 4093 A pe 9 O j gt 4 d o U B O B ge 7 Fig 3C Combinaison Equivalente de Fig 3D Combinaison Equivalente de Fig 3B Fig 3C Q Q Q Fig 3E Table de V rit de la porte OR Utiliser les interrupteurs pour avoir les entr es logiques et les indicateurs de niveaux logiques pour afficher le r sultat Ne pas laisser les entr es non connect es ouvertes Selon le cas les mettre la masse ou Vcc La conclusion de votre exp rience devrait tre La fonction OU donne un 1 en
35. t en explorant les formes d onde aux divers points du circuit avec l oscilloscope quand le Bouton Poussoir est actionn plusieurs reprises Le g n rateur de signaux carr s du pupitre peut tre utilis au lieu du PB pour produire des impulsions r p t es Le collecteur ouvert du transistor de sortie CMOS devrait tre reli la place de PB Voir la Fig 4 R gler fr quence du g n rateur une valeur tr s basse au dessous de 10Hz pour permettre C3 de se d charger apr s chaque op ration 12V R1 CMOS OUTPUT ci A N 11 Di R3 FUNCTION GENERATOR ce SQUAREHAVE 11 4 ES R4 CHI S u om ag cno oa EA Fig 3 Bistable diviseur de fr quence 2 PARTS LIST R1 1K R2 1K R3 47K R4 47K R5 15K R6 15K R7 4K7 R8 4K7 C1 1KpF C2 1K pF C3 1K pF Q1 BC337 Q2 BC337 D1 1N4148 D2 1N4148 On observera que ce circuit fonctionne comme un diviseur par 2 de la fr quence d entr e 4 Bistable non satur avec couplage d metteur La figure 5 montre le circuit l tude 12V R2 PARTS LIST R3 R1 1K e Re 1k R3 47K R4 R4 47K R5 470 zi lt Q1 BC337 Q2 BC337 RS Fig 4 Bistable non satur avec cou
36. teur de fonctionner En choisissant correctement la constante de temps RC les applications suivantes peuvent tre r alis es avec ces circuits Contact anti rebond Constante de temps RC d approximativement 50 msec Minuterie pour cage d escalier RC de quelques minutes retard l extinction seulement 3 G n rateur d horloge Cette application est pr sent e en figure 1 Des exemples d applications de ce circuit sont Centrale clignotante automobile Feux clignotant d urgence R2 1M U1 4011 PARTS LIST R1 28K 1 18 R2 1M 3 11 C1 47K 1 P1 220K R1 22K Q P1 220K Sortie 1 Sortie 2 ieej Phase inverse M me Phase que T 47K Par rapport l entr e celle de l entr e Fig 6 Oscillateur RC CMOS
37. teur et base pour chaque transistor V rifier que les r sultats trouv s sont coh rents En particulier v rifier que chaque transistor est bloqu par la tension basse du collecteur de l autre transistor et ce dernier est mis en conduction par la tension de base lev e fournie par le premier Brancher l une des extr mit s d un cordon la masse et toucher bri vement de l autre extr mit le collecteur du transistor bloqu ou la base de l autre L tat des deux transistors change alors R p ter l op ration tant que vous le d sirez pour bien comprendre le m canisme de commutation 2 Bistable avec capacit s d acc l ration La contre r action positive permettant au bistable de base de commuter d un tat l autre peut tre renforc e pour permettre des transitions plus rapides en rajoutant des capacit s d acc l ration comme indiqu en fig 2 12V R1 R2 C1 R3 PARTS LIST e R1 1K R2 1K ce R3 47K R4 47K RS 15K e R6 15K Aa Ci 1KpF C2 1K pF Q1 BC337 02 BC337 R5 R6 Ld Fig 1 Bistable avec capacit s acc l ratrices 3 Fonctionnement du circuit bistable en mode bascule On a vu qu une br ve impulsion la masse appliqu e au collecteur du transistor bloqu ou la base de celui qui est satur permet au circuit de changer d tat Si elle est appliqu au collecteur l impuls
38. utre extr mit devrait tre reli e la sortie du G n rateur d tat logique No 0 Commuter le Bouton Poussoir O arri re et avant Le LED No O s illuminera R p ter cet essai pour chaque Indicateur de niveau logique et apr s pour chaque G n rateur d tat logique Branchez une extr mit d un fil la borne du g n rateur impulsion unique No 0 l autre extr mit du fil devrait tre reli e l entr e d un des indicateurs d tat logique Appuyer plusieurs reprises le Bouton Poussoir 0 observera un clignotement faible de la LED t moin La faiblesse de l illumination est due la courte dur e d impulsion Il peut tre n cessaire d ombrager la LED avec sa main R p tez l op ration pour tous les g n rateurs d impulsions 4 Commutateurs binaires Utilisez un ohmm tre avec une sonde solidement reli e la borne C l autre est d plac de 1 8 comme requis Placez le commutateur sur tous les commutateurs sont ouverts Placez le commutateur sur 1 seul 1 est en court circuit avec le point C Placez le commutateur sur 2 seul 2 en court circuit avec le point C Placez le commutateur sur 4 seul 4 est en court circuit avec le point C Placez le commutateur sur 8 seul 8 est en court circuit avec le point C 5 Afficheur 4 digit Reliez une extr mit d un fil la sortie 5V de l alimentation Avec un autre fil mettre MASSE la borne de l ADRESSE D1 l afficheu
Download Pdf Manuals
Related Search