Manuel d'utilisation
Contents
1. 1 2 0 4 8 12 16 20 24 28 32 36 40 AA ASYNCHRONOUS RESET S TO ALL REGISTERS H H RS F 8 A E ns ENG 23 27 0396 H 5808 5800 0440 r H I OLMC D 22 26 0880 silo 2 3 z L lt 1 5811 h 0924 I R lt A 12 OLMC 21 25 I CE EZA 1452 S51 3 4 gt lt 110 1496 in 95 4 OLMC 20 24 E H SHIA 2112 EE F5 81 5815 4 5 Hy t H r d 2156 80 2 a 5816 2860 H 5817 5 6 JA 2904 3 18 21 3608 FH 6 7 3652 H F tt a Ch 17 20 ji 7 9 I 4312 16 19 4840 mi 8 10 I 4884 I 15 18 5324 9011 gt 5368 H a H 14 17 10 12 5764 gt SYNCHRONOUS PRESET 11 13 r TO ALL REGISTERS 13 16 5828 5829 Electronic Signature 5890 5891 Byte 7 Byte 4 Byte 3 Byte 2 Byte 1 Byte 0 M L S s B B 2 STRUCTURE INTERNE D UNE OLMC L OLMC comporte principalement une bascule D et deux multiplexeurs C est une structure programmable Les figures donn es ci apr s pr sentent les principales configurations possibles de l OLMC 3 REGISTERED MODE BASCULE D UT2. N D gt K pi IA 0 D N K pi k 9 On donne ci contre le sch ma structurel de la maquette utilis e pour les TP 10 om m E TRAVAIL DEMANDE I TAPES DE LA PROGRAMMATION D UN 22V10 PAGE 35 ET SUITE Ce travail d initiation la programmation porte sur le dispositif de surveillance de phares On souhaite implanter cette fonction dans un PALCE 22V10H 25PC 4 de AMD 1 CONFIGURATION DU PROJET PAGE 36 Ouvrir votre projet de travail Les librairies suivantes doivent imp rativement tre pr sentes ou ajout es FAVENDOR DIO DIO DIO F LOGIQUE BUILTIN BUILTIN FAVENDOR DIO DSTD DSTD 2 CRITURE DU FICHIER ABEL INTELLIFLOW PAGE 39 Lancer IntelliFLow Il n est pas possible de creer un nouveau fichier ABEL on peut seulement ouvrir un fichier d ja existant Ouvrir le fichier DSPPROG ABL Compl ter le fichier selon l exemple donn dans la page 4 Sauvergarder votre travail puis fermer le bloc notes 3 CHOIX DU CIRCUIT INTELLIFLOW PAGE 40 Q Source Properties Q Onglet Device Q Dans la rubrique Design Target s lectionner PLD Cliquer en suite sur Run Devsel Le choix du circuit se fait sur s lection dans une liste apr s la d finition de certains crit res Manufacturer fabricant Advanced Micro Devices AMD Device type de circuit ANY Temp rature gamme de temp rature Commercial Technology technologie
3. t adopt e pour repr senter la structure interne des circuits logiques programmables Il Sortie A partir de la repr sentation simplifi e il est possible d tablir l quation de la sortie de la structure programm e Sortie gt fusible intact UI PR SENTATION DU GAL 22 V 10 UTILIS EN TP 1 PR SENTATION Le GAL 22V10 est implant dans un boitier DIL 24 broches ou PLCC 28 broches Sa structure interne est donn e la page suivante Ce circuit est dot de 12 entr es dont une double fonction et de 10 sorties On remarque que ces 10 sorties sont issues de cellules nomm es OLMC Output Logic Macro Cell L analyse de la structure interne paragraphe suivant montre que ces sorties sont r injectables comme entr es 22 nombre d entr es V structure de sortie bascule D 10 nombre de sorties DIP PLCC Package Pinouts
4. A OBJECTIFS R aliser les diff rentes tapes de la programmation d un PLD V rifier exp rimentalement la validit des programmations B DOCUMENTS N CESSAIRES Manuel d utilisation de ViewLogic Programmation d un circuit logique prog Cours Circuits logiques programmables C MAT RIEL UTILIS Ordinateur quip de ViewLogic Maquette p dagogique 22V10 et programmateur D PR SENTATION T RAPPELS SUR LES CIRCUITS LOGIQUES PROGRAMMABLES Les circuits logiques programmables disposent au moins de deux ensembles fonctionnels Un ensemble d op rateurs ET matrice ET recevant les entr es et leurs compl ments Un ensemble d op rateurs OU matrice OU qui r alise une somme de produits et fournit les sorties Selon la complexit des circuits programmables utilis s une ou l autre ou chacune des matrices pourra tre programm e IL STRUCTURE DE BASE La figure suivante pr sente un exemple simplifi de la structure interne de base d un circuit PAL matrice ET programmable Sortie Les matrices programmables utilisent des fusibles plac s en s rie entre les entr es et les op rateurs logiques Dans les structures reprogrammables ces fusibles sont remplac s par des transistors MOS La repr sentation donn e dans l exemple n est pas utilis e en pratique car elle occupe trop de place et cela conduirait des sch mas illisibles Une repr sentation simplifi e mais quivalente a
5. et du langage de programmation ABEL compl ter le fichier STORESOM ABL permettant d obtenir le fonctionnement souhait MODULE TITLE DECLARATIONS EQUATIONS END 3 CRITURE DU FICHIER ABEL Lancer IntelliFLow Ouvrir le fichier STORESOM ABL Compl ter le fichier Sauvergarder votre travail puis fermer le bloc notes 4 CHOIX DU CIRCUIT INTELLIFLOW PAGE 40 Reprendre les m mes crit res de s lection que ceux utilis s l exemple N 1 et s lectionner le PALCE 22V10H 25PC 4 de AMD 5 CR ATION DU FICHIER JEDEC INTELLIFLOW PAGE 41 Cr er le fichier JEDEC STORESOM JED ainsi que le mod le de simulation 6 SIMULATION LOGIQUE DU COMPOSANT CR E Lancer Viewdraw et ouvrir un nouveau fichier de dessin STOREGAL Ins rer le composant cr STORESOM 1 dans le sch ma Penser changer les propri t s du composant en module la place de composite Compl ter le sch ma placer les fils d entr es et de sortie sans oublier les labels Effectuer la simulation en utilisant le fichier de commande d ja cr e pour cette application lors du TP N 4 V rifier les diffrentes combinaisons 7 V RIFICATION EXP RIMENTALE Programmer un 22V10 avec le fichier JEDEC STORESOM JED Placer le composant programm sur la carte p dagogique 22V10 Tester le fonctionnement du montage Faire v rifier par le professeur III D CODEUR BCD 7 SEGMENTS On souhaite int
6. grer la fonction D codeur BCD 7 segments TD N 3 dans un 22V10 1 DESCRIPTION DU FICHIER ABEL On va utiliser dans le cas pr sent la description par la table de v rit On utilisera les entr es E1 E2 E3 et Ed broches 2 3 4 et 5 les sorties a b c d e f et g seront plac es aux broches 23 17 dans cet ordre Compl ter le fichier DECODEUR ABL permettant d obtenir le fonctionnement souhait MODULE TITLE decodeur BCD 7 segments DECLARATIONS Jentr es E1 E2 E3 E4 pin sorties a b c d e f g pin dcset pour ne pas tenir compte des combinaisons d entr e inutilis es TRUTH TABLE E4 E3 E2 El gt a b c d e f g 0 0 0 O gt l 1 1 1 1 1 0J 0 0 0 1 gt 0 1 1 0 0 0 0J 0 0 1 0 gt 0 0 1 1 gt 0 1 0 0 gt 0 1 0 1 gt 0 1 1 O gt 0 1 1 1 gt 1 0 0 0 gt END 2 CRITURE DU FICHIER ABEL Lancer IntelliFLow Ouvrir le fichier DECODEUR ABL Compl ter le fichier Sauvergarder votre travail puis fermer le bloc notes 3 CHOIX DU CIRCUIT ET CR ATION DU FICHIER JEDEC Reprendre les m mes crit res et s lectionner le PALCE 22V10H 25PC 4 de AMD Cr er le fichier JEDEC DECODEUR JED ainsi que le mod le de simulation 4 SIMULATION LOGIQUE DU COMPOSANT CR E Lancer Viewdraw et ouvrir un nouveau fichier de dessin DECODGAL Ins rer
7. rentes op rations ainsi que l utilisation du logiciel de programmation des circuits logiques est donn e dans le fascicule View Logic page 40 et suivantes Elle comporte les tapes suivantes par ordre chronologique La configuration du projet librairies indispensables DIO DSTD et BUILTIN L criture et la saisie du fichier ABEL sous IntelliFlow Le choix du circuit programm 22V10 La cr ation du fichier de programmation du circuit JEDEC La cr ation du mod le de simulation La validation du fichier par simulation logique pour s assurer que le fichier descriptif permettra une programmation correcte du circuit programmables plus d une centaine de fois La programmation du circuit l aide d un programmateur Le test du composant programm l aide des maquettes p dagogiques 22V10 2 EXEMPLE DE FICHIER ABEL DSPPROG ABL Module DSPPROG Title alarme de phares Declarations Entr es C L P pin 2 3 4 Sorties S pin 23 istype com Equations S C amp L amp P End DSPPROG 3 SCHEMA STRUCTUREL DE LA MAQUETTE PEDAGOGIOUE Les circuits ne sont pas D4 D3 D2 Di II Commentaire facultatif LA CARTE SCHEMA SIMPI 4 SCH MA D IMPLANTATION Commentaire facultatif II o 090 TODYNT OL 10 sa m so m J 9 0 49
8. CMOS Package type de boititer DIP Preload programmable sur site ANY Erasable mode d effacement EE effa able lectriquement Les autres crit res de s lection ne sont pas modifi s Cliquer ensuite sur OK et attendre Dans l onglet PLD Device Datasheet o apparaissent tous les composants r pondant aux crit res d finis s lectionner le PALCE 22V10H 25PC 4 4 CR ATION DU FICHIER JEDEC INTELLIFLOW PAGE 41 Pour cr er le fichier JEDEC DSPPROG JED qui servira la programmation du composant Q Double cliquer sur la ligne Implement and create JEDEC FILE Attendre puis v rifier que la case est coch e par une marque verte Pour cr er le mod le de simulation qui servira la simulation logique du composant Q Double cliquer sur la ligne Implement and Perform Timing Simulation Attendre puis v rifier que la case est coch e par une marque verte 5 SIMULATION LOGIQUE DU COMPOSANT CR E On effectue cette simulation pour s assurer que le fichier de programmation cr est correct avant d effectuer la programmation r elle du 22V10 Lancer Viewdraw et ouvrir un nouveau fichier de dessin PHAREGAL Ins rer le composant cr DSPPROG 1 dans le sch ma Pour pouvoir simuler ce composant il faut imp rativement effectuer la modification suivante Pointer le composant et cliquer avec le bouton droit S lectionner Symbol Le composant apparait dans une autre fen tre Cliquer avec le bo
9. ILIS E CLK Q O ACTIVE LOW ACTIVE HIGH O in H o o H H O ACTIVE LOW ACTIVE HIGH s s Oo H H Dans ce mode les sorties peuvent tre r inject es dans la matrice ET Ces broches peuvent aussi tre utilis es directement comme des entr es IV PROGRAMMATION DU GAL 22V10 Pratiquement on ne programme jamais directement ni les OLMC ni les matrices On utilise pour cela un logiciel IntelliFlow de ViewLogic qui connait la structure du composant et qui y r alise l implantation fitting du probl me qu on lui soumet N anmoins la connaissance du composant permet d valuer avec efficacit la faisabilit d un projet L analyse de la structure interne du GAL 22V10 met en vidence certaines contraintes d utilisation et donc de programmation de certaines broches en mode registered Les bascules ont une horloge commune synchrone broche 1 Les bascules sont dot es d un RESET mise 0 des sorties Q asynchrone et d un PRESET mise 1 synchrone La programmation du RESET est obligatoire La programmation d un circuit logique programmable peut s effectuer soit A partir du sch ma implanter partir des quations ou de la table de v rit dans un fichier de description utilisant le langage ABEL 1 ETAPES DE LA PROGRAMMATION La pr sentation des diff
10. le composant cr DECODEUR 1 dans le sch ma Penser changer les propri t s du composant en module la place de composite Effectuer la simulation du montage crire le fichier de commande qui permet d appliquer les diff rentes combinaisons d entr e en utilisant un stepsize de 1 ms V rifier le fonctionnement 5 V RIFICATION EXP RIMENTALE Programmer un 22V10 avec le fichier JEDEC DECODEUR JED Placer le composant programm sur la carte p dagogique 22V10 Tester le fonctionnement du montage Faire v rifier par le professeur
11. uton droit l ext rieur du composant mais dans la fen tre S lectionner Properties Dans le cadre Symbol Type s lectionner Module et cliquer sur OK Enregistrer la modification par File Save Quitter File Close Compl ter le sch ma placer les fils d entr es et de sortie sans oublier les labels Effectuer la simulation en utilisant le fichier de commande d ja cr e pour cette application lors d un TP pr c dent V rifier le fonctionnement du montage Faire v rifier par le professeur 6 V RIFICATION EXP RIMENTALE Programmer un 22V10 avec le fichier JEDEC DSPPROG JED Placer le composant programm sur la carte p dagogique 22V10 Attention le composant est extr menent fragile La tension d entr e ne doit surtout pas d passer 5V Tester les diff rentes combinaisons Faire v rifier par le professeur IL STORE SOMFY INT GRATION DE FP4 DANS UN 22V10 On souhaite int grer la fonction combinatoire FP4 tudi e lors du TD N 4 dans un 22V10 Il est donc indispensable de poss der les documents relatifs cette tude 1 QUATIONS DE FONCTIONNEMENT Rappeler les quations des sorties Monte et Descente en fonction des varialbles d entr e S V MetD 2 DESCRIPTION DU FICHIER ABEL On utilisera comme pour les entr es S V M et D les broches 2 3 4 et 5 les sorties Monte et Descente seront plac es sur les broches 23 et 22 En vous aidant de l exemple pr c dent
Download Pdf Manuals
Related Search