Technologie des circuit intégrés (composants) [Format PDF]
Contents
1. 4147 PRE HR DMANRAENEE Ss CINE III que BRUNE U EEE HERH A J HHHIHE Ru 4 EN HET HITRERH MIE io Hit Hip Us AT Mo gt 0 90 44 tiques Y ris les des Ci notion de gabarit caract lectriques dynamiques packaging Data Book Mode d emploi Y Y ques g n ra rist Y des composants co Caract D finitions e Technologie externe Correspond aux caract ristiques d utilisation des circuits int gr s Fonctions de transfert en tension courant performances boitier brochages Technologie interne Correspond la constitution interne des circuits int gr s MOS Bipolaires Architecture eD termine tres fortement les caract ristiques externes 03 02 2009 17 29 LYCEE LACHENAL BERNARD S bastien 2 Caract ristiques g n rales des Cl e Caract ristiques m caniques Packaging types de boitiers Compatibilit Soudabilit Voir plus loin Gammes de temp rature d utilisation diff rent de stockage Gamme sp cification militaire 55 C 125 C pas r serv l arm e pr fixe 54 en TTL Gamme industrielle 0 C 70 C pr fixe 74 en TTL Gamme automobile 25 C 70 C d pend du constructeur e Caract ristiques lectriques Statiques et dynamique consommation e Caract ristiques lectromagn tiques chauffement Caract ristiques fonctionnelle la fonction logique r alis e2. Entrance Sortance Intensit s de courant de sortie maximales a Au niveau logique 1 IS max 0 4 mA courant sortant b Au niveau logique O Smax 16 mA courant rentrant Sortance C est le nombre d entr es de circuits int gr s de la m me technologie que l on peut relier la m me sortie n 16mA 1 6 mA 10 gt n 10 Caract ristiques temporelles De 10 a 90 du niveau haut tabli ATTENTION repr sentation symbolique du signal Erreur fr quente Les coins n existent pas signal passe bas overshoot bruit Caract ristiques temporelles Param tres garantis Retard d la propagation entre une cause entr e et un effet sortie Ces deux temps sont souvent diff rents Is d pendent de la charge et de la temp rature Is sont donn s en max les autres param tres sont respect s Entr e Sortie Ch Attention Ty Tom T om 2 temps de d lai moyen ne correspond rien de physique Caract ristiques temporelles Param tres respecter Caract ristique d horloge T W T Tu temps d impulsion peut tre d fini pour le 1 ou le O min Tr est d fini par F on peut aussi trouver un T et un T FMax l horloge doit tre assez RA DE Max Max med min Minimum sur toute la s rie I Le constructeur garantit un F des Fax de chaque circuit Caract ristiques temporelles
3. mmunit au bruit statique D f bruit statique perturbations dont la vitesse d volution est petite par rapport au temps de propagation de la porte mmunit tension parasite que l on peut ajouter au signal tout en conservant un fonctionnement normal atout du num rique vs analogique Q V Vo Ve VB repr sente toutes Vo VB Y les tensions d influences mmunit au bruit statique R gion ind termin e Si un exces de bruit fait en sorte que l entr e passe Sous V uymin la porte pourra consid rer qu il y a Un niveau bas a son entr e et r agir en cons quence mmunit au bruit statique V Vo VB Au niveau 1 I faut que V gt Vip Von Ve gt Vir d ou V Bmax Von Vinil Au niveau O faut que V lt Vi Vo Ve lt Vi d o VBmax VoL E iLi Capacit travailler correctement dans un environnement bruyant lectromagn tiquement mmunit au bruit dynamique D f bruit dynamique perturbations dont la vitesse d volution est grande par rapport au temps de propagation de la porte On ne peut plus tenir compte de la tension on tient compte de l nergie de la perturbation Tres rarement document La tension parasite acceptable est d autant plus grande que l impulsion parasite est courte Vo Ho Vo Entr e Sortie CMOS TIL 5 V pe 2 V Entr e 0 8V HY L OV 5V Von 2 4 V Sortie 0 4 V pa E O NV
4. nergie dans un circuit TTL est essentiellement constante pour toute son chelle de fr quences op rationnelles Celle d un CMOS est l inverse fonction de la fr quence Elle sont extr mement basse en r gime statique et augmente mesure que la fr quence cro t Exemples TTL Shottky faible consommation 2 2 mW HCMOS 2 75 uW en statique et 170 uW 100 kHz Puissance dynamique e Les transitions 1 vers O et O vers 1 g n rent des courants dynamiques de l alimentation vers la masse Puissance consomm e proportionnelle la fr quence La sortie qui bascule charge d charge les capacit s des entr es travers la r sistance de sortie Puissance consomm e proportionnelle la fr quence 100 MW ECL TIL 1 CMOS MHZ 0 1 1 10 Consid rations sur les s ries Les Cl sont fabriqu s par s rie de plusieurs millions par r f rence est hors de question de fournir une feuille de donn es par CI Les caract ristiques sont valables pour une famille logique complete Exemple Dire qu un Cl une tension max de 7 5 volt veux dire que le circuit le moins performant de la s rie sera d truit au dessus de 7 5V Un autre peut ne pas tre d truit a 8V La conception de syst me en s rie ne peut prendre en compte que les caract ristiques des circuits les moins bons Informations donn es par le constructeur Les informations constructeur sont class es en deux cat gorie
5. Circuits int gr s de petite densit AOP petit o G n ralement vu en single side ASIC CAN CNA r gulateur Avantages Permet d a rer la densit de connexion par rapport au SOP SOIC Inconv nients Surface bo tier importante pour une grand nombre de connexion Le boitier FM LCC J Leaded Chip Carrier Applications Circuits int gr s de petite densit AOP petit ASIC comparateur Avantages dem QFP mais possibilit de remplacer le composant placer sur support Inconv nients Surface bo tier importante pour une grand nombre de connexion Soudure d licate manuellement Ho Le boitier LCC J 03 02 2009 22 53 LYCEE LACHENAL BERNARD S bastien 44 Applications Grande vari t de composants et d empreinte physique dont la connexion est r alis e sur une seule ligne Existe en insertion through Hole et en montage de surface Surface mount 03 02 2009 22 51 LYCEE LACHENAL BERNARD S bastien F z i i O a mil e ir sir FERE em E e TE e Da ia k dd i Le ZP Zig Zag Applications Module de m moire Peu r pendu 03 02 2009 22 52 LYCEE LACHENAL BERNARD S bastien Le boitier ZIP 46 Percage Gros trous Comparaison DIL40 vs CC40 Utili
6. Param tres a respecter entr e statique par rapport a une horloge ty set up time Horloge pr conditionnment Es t t hold time 27 maintien Entr e 50 XX tutt t temps d affichage L entr e statique doit tre stable pendant Tsy avant et T apr s l horloge Si ces conditions ne sont pas respect es il y a risque statistique de m tastabilit niveau non garanti temps de propagation tres long Chargement porte CMOS L entr e d une porte CMOS est capacitive la sortie une imp dance de sortie CMOS 5 V La capacit augmente avec le nombre de portes En parallele Haut La fr quence de fonctionnement maximale est fonction de la charge La sortance d une porte CMOS d pend de la fr quence op rationnelle Moins il y a d entr e de charge plus la fr quence maximale est lev e Chargement porte TTL L entr e d une porte TTL est plut t r sistive la sortie une imp dance de sortie 5 V TIL 5V i Bas Sorties classiques Sortie classique quivalente dite TOTEM POLE X ferm si x 1 simplification ys 2 fois moins d inters fl el seal x Fonction asym trique Les interrupteurs sont en fait des transistors en commutation Collecteur drain ouvert co Y O lt V lt V nterfa age Charge importante Fonction c bl e S X Y 1 s appelle x y S L y OU CABLE Sorties sp cifiques Sortie
7. Tvpes de circuits int gr s existe deux types fondamentaux de Circuit Int gr s e Circuits lin aires amplificateurs r gulateurs comparateurs etc e Circuits logiques Op rateurs logiques l mentaires op rateurs logiques complexes Op rateurs micro programm s 3 grandes technologies de CI logiques TTL CMOS ECL e Op rations logiques identiques As quelque soit la technologie gt Un ET en CMOS Un rent PT e Diff rence fonctionnement interne et interfa age entre composants Quelques Cl souvent utilis s Technologie TTL 7400 gt Quadruple porte NON ET 2 entr es 7402 gt Quadruple porte NON OU a 2 entr es 7404 gt 6 portes NON 7408 gt Quadruple porte ET a 2 entr es 7413 gt Double porte NON ET a 4 entr es 7420 gt Double porte NON ET a 4 entr es 7428 gt Quadruple porte NOR a 2 entr es 7430 gt Porte NON ET a 8 entr es 7442 gt D codeur d cimal BCD 7448 gt D codeur BCD 7 segments 7470 gt Flip Flop J K 2 x 3 entr es 7482 gt Additionneur complet 2 bits 7486 gt Quadruple porte OU Exclusif 7493 gt Compteur binaire 74121 gt Monostable Etc Quelques Cl souvent utilis s Technologie CMOS 4001 gt Quadruple porte NON OU 2 entr es 4008 gt Additionneur 4 bits avec retenue 4011 gt Quadruple porte NON ET 4016 gt Quadruple interrupteur bidirectionnel 4023
8. k 2 a LI E AAA A AO A AAA ULA a a a ad r 7 a r j e E a E E CENTRE TER CRE a A LE kae AAA RES E Ta A ae ar ro gt a r a EAN LACRTEN CHERS sia E mn a a a E nm de A 4 3 LE ds A EA RARE AT Ey EA A a A A ps E A TERE ERTI AA Laa LR A AAA aaa A LE ES AA a OL A SAA AA Dei MT A S a b E EA O AA y L SASAS Der E as aa ar pere TT pi ATT r 6H ES a a aa A E K cs TT OUR Ra Nes pera O rr BS TT Le boitier QFN QFN Quad flat pack No Lead Applications D riv du QFP et du LGA Utilis surtout Pour les ASICs HF Avantages Bonne densit de connexions Existe des supports Parfois soudable manuellement sur le c t Inconv nients Surface bo tier importante pour une grand nombre de connexion 03 02 2009 22 50 LYCEE LACHENAL BERNARD S bastien 41 E Le boitier LGA LGA Land Grid Array plication Circuit de haute int gration avec possibilit de remplacement Microprocesseur Avantages Forte int gration support ZIF permettant de remplacer le circuit facilement Pas de risque de casser une patte du circuit Inconv nients support Cl gt prix N cessite une carte multicouche min 4 A Na ANS 03 02 2009 22 51 LYCEE LACHENAL BERNARD S bastien 42 FM Flange Mount Applications
9. auvaise liaison en HF inductance parasite PDIP Plastic DI P CDIP Ceramique DIP 03 02 2009 22 48 LYCEE LACHENAL BERNARD S bastien Le boitier DIP Cerdip 36 Le boitier SOP SOIC Integrated circuit Applications Circuits int gr s de petite densit AOP petit ASIC CAN CNA transistors Remplacant du DIP Avantages Soudable manuellement pas besoin de traverser la carte Bon comportement HF Existe en plusieurs densit s Inconv nients Surface bo tier importante pour une grand nombre de connexion SOT Small Outline Transistor SSOP TSOP MSOP Shrink SOP Thin SOP Micro SOP 03 02 2009 22 49 LYCEE LACHENAL BERNARD S bastien 37 PGA Pin Grid Array Application Circuit de haute int gration avec possibilit de remplacement Microprocesseur capteur CMOS Avantages Forte int gration support ZIF permettant ii de remplacer le circuit facilement Inconv nients support Cl gt prix N cessite une carte multicouche 4 minimum D 7 0 te te Co ces te te TNT EN eee e Le boitier PGA e xa r DE TE TE TE DTE Min PSA e o gt SA E o o QFP Quad Flat Pack Applications Circuits int gr s de moyenne densit petite FPGA CPLD microprocesseur DSP ASIC Avantages Bonne densit de connexions Soudable manuellement Inconv nients E GR ao F yim A Su
10. gt Triple porte NON ET 3 entr es 4030 gt Quadruple porte OU EXCLUSIF 4047 gt Monostable 4054 gt Driver pour afficheur 4 segments LCD 4068 gt Porte NON ET 8 entr es 4070 gt Quadruple porte OU EXCLUSIF 4071 gt Quadruple porte OU a 2 entr es 4081 gt Quadruple porte ET 2 entr es 4098 gt Double monostable re d clenchable 4518 gt Double compteur d cimal 4721 gt M moire vive 1 024 bits 256 x 4 40195 gt Registre a d calage universel 4 bits Etc Caract ristiques lectriques statiques Tension d alimentation d pend de la famille logique techno Exemples Ne pas confondre TIL gt 5V 5 CMOS s rie 4000 gt 3 18V CMOS moderne gt 3 3V ou 2 5V ou moins jusqu 0 8V tension d utilisation garantie de bon fonctionnement tension maximum garantie de non destruction 5 0 Caract ristiques lectriques statiques Courant consomm sur l alimentation il peut d pendre de l tat de la ou des sortie s Puissance statique fr quence d utilisation nulle P tension alim x courant consomm au total pour chaque tat logique Pour les CMOS la puissance est proportionnelle la fr quence de fonctionnement voir plus loin P k x V2 x fr quence k d pend du circuit nombre de transistor de la techno 0 09um nergie TTL G SS Fr quence Energie en fonction de la fr quence La consommation en
11. haute imp dance Hi Z ou tri state trois tats Si E est ferm la sortie est classique Si E est ouvert la sortie est d connect e X En physiquement du reste du monde x E Si plusieurs sorties Hi Z sont branch es ensembles une seule doit tre en basse imp dance a la fois sinon conflit de bus On d finit t tenz t teze tom top tor Pr cautions a prendre Entr es inutilis es J AMAIS laiss es en l air for age un niveau qui n influence pas le r sultat en TTL le 1 consomme le moins Sorties inutilis es doivent tre forc es par leurs entr es D couplage fournir l nergie sur les transitions sans pointe de courant sur l alim appel de courant chute de tension bruit 1 10 nF par circuit ou groupe de 4 5 circuits 100 nF 10 mF par carte Adaptation de lignes ou lignes courtes Ligne de masse en toile courte forte section Fonctions Interconnections Support Physique Protection de l environne Dissipation de la chaleur Contraintes Performances Taille Poids Testabilit Fiabilit Prix Le boitier DIP Cerdip end view Le plus r pandu Plastique Cerdip DIL DIP Dual In Line Package Application petits circuit uniquement en voie de disparition Avantages Soudable manuellement Inconv nients Bo tier important pour une grand nombre de connexion N cessite de traverser la carte M
12. rface boltier importante pour une grand Y N UUN M Aon nombre de connexion aii a er L Y Tea a a q E SLi dd tt AN Wa BGA Ball Grid Array Applications Circuit int g r num rique de haute densit FPGA Microprocesseur Avantages Forte densit de connexions tr s bon comportement HF Inconv nients Carte multi couche g n ralement n cessaire 4 couches minimum Soudure industrielle uniquement Quasiment ind soudable nn a hd a Em p eso JS gyn A SU Es A y A CINE ETE D E as AAA e pi Ed j sa I a Sd eu ann A smy l poo AAA nnn i 2938 iii AA LEE TEL EEE o sen Ono O A ALLA YC E O un b aaa E E ho E E E E 1 s EAT ata a an a t A AS RL ES a mm AUTT E p sru im Y tE ki i AAA TRT TR a b id E al D P Asas LAA a s Ci a o E a mn E am ta Re OPA LE NET ENT AT 5 E 1 a A CE TE A PACA AAA a AAA AAA no amp PODA ACA ata ta a O ERA A ELLES E AA o RACE SL ATACA RT Tyi a a AA CR ENA TES AA PP n na CRE TA AS LRO UNA TT ER ET Ga A RES OPC EN CEE RL EE AAA 4 o a E a ML A RR RO Rd y 1 LL m sl 32 A A E s MASCARA AE s A AS O A EL A a o PA AA LEA T MA A EC TEL PE a D MRS ESTE A Ed Po EE ll C a ta E E Ar AA AS EA AA O A AAA AO F a b a 1 a a Te E rt A r Ei AAA ATA us al a il C
13. s e Les param tres respecter au cours de l utilisation ou du stockage absolute maximum ratings e Les param tres garantis characteristics Si l utilisateur respecte les param tres alors le constructeur assure les param tres garantis Attention l effet marketing Dans les publicit s le constructeur annonce des valeurs typiques obtenues dans des conditions bien particuli res optimales en fait Il faut toujours v rifier les conditions de mesures donn es par le constructeur Niveaux logiques En g n ral niveau logique tension Niveau Potentiel de sortie Potentiel d entr e Log Pos H VoH ViH L Pourquoi cela fonctionne 35 V 1 0 V 2 0 V 0 8 V 0 5 V 0 0 V CMOS Entr e Sorte TTL Entr e Sortie Fonction de transfert Fonction de transfert en tension Relation entre V et Vo Exemple de la fonction NON courbe id alis e Si O lt Vi lt Vi Vo Von SIV lt V lt Vip zone lin aire Si Via lt Vi lt Vaa Vo VoL Pour un circuit logique Il ne faut y Pas stationner dans la zone lin aire Probl me Vo faudrait une caract ristique par circuit fabriqu Strictement Impossible Solution Le gabarit Valable pour TOUTE la FAMILLE logique Si O lt Vi lt Vi Vo gt Mon VoH Si Vin lt Vi lt Vi Vo lt VoL Pas de fonctionnement garanti VoL Si V lt V lt Vi Vi Vin
14. sation de la documentation constructeur DATA BOOK Forme g n rale de la documentation Exemple du 491 Exemple du groupe 4160 163 D marche concepteur Cahier des charges fonctionnel caract ristiques temporelles co t encombrement Sch ma fonctionnel recherche des solutions techniques existantes Armoire de l ing nieur qq dizaines de DATA BOOK les applications notes m me les vieilles sont une mine d or d informations tres pertinentes Recherche efficace m thodologie adapt e Choix du Domaine lin aire num rique conversion Choix de la discipline amplis transistors Cl num Choix de la famille CMOS TTL ECL BiCMOS Choix du Data book RECHERCHE INTERNET SUR LES SITES DES CONSTRUCTEURS Data Book Mode d emploi Tous les data book sont construits de la m me facon heureusement Tranche et couverture Constructeur Domaine Famille exemple Texas Instrument TTL N S LS Chapitres Informations g n rales Index alphanum rique Glossaire Explanations Measurement infos Functionnal index feuilles de donn es Data Sheets 1 par circuit Mechanical infos Ordering infos
Download Pdf Manuals
Related Search