LVCS12 V1.10 Benutzerhandbuch (dt.) [PDF/1028KB]
Contents
1. R12 R1 9 EE Lageplan Best ckungsseite DI D gt DI El DI L tbr cken auf der Platinenr ckseite LVCS12 4 Jumper und L tbr cken Jumper Auf dieser Baugruppe sind keine Jumper vorhanden L tbr cken Die folgenden L tbr cken befinden sich auf der Unterseite der Platine vergl Lageplan auf vorhergehender Seite BR1 VRH offen externe Einspeisung VRH erforderlich geschl VRH on board mit VDDA VCC verbunden BR2 RXOUT 1 2 RI1OUT R2OUT treibt PSO PS2 2 3 RI1OUT R2OUT disabled Tristate BR3 SHDN 1 2 IC3 immer aktiv SHDN H 2 3 IC3 wird ber PP5 aktiviert deaktiviert BRA BR5 RS232 TxD RxD Select SER1 X4 1 2 RS232 als Device Konfiguriert f r Verbindung zu einem PC 2 3 RS232 als Host konfiguriert f r Verbindung zu seriellem LCD o Standardeinstellung Benutzerhandbuch BR6 LCD Power Supply SER1 X4 offen VCC nicht am RS232 Anschlu SER1 verf gbar normale Belegung geschl VCC am RS232 Port SER1 verf gbar Pin9 des Sub D Steckers BR7 RRIC offen RTC kann kein Systemreset erzeugen geschl RTC kann Systemreset erzeugen Standardeinstellung2. LVCS12 5 Mechanische Abmessungen Die folgende Tabelle gibt die mechanischen Dimensionen des LVCS12 Controller Moduls wieder Die Angaben dienen als Orientie rung beim Entwurf von Tr gerplatinen baugruppen Achtung Angaben stets an den gelieferten Baugruppen nachpr fen keine Haftung f r Druckfehler Die s dwestliche Ecke der Platine bildet den Koordinatenur sprung Die Lage der Platine ist horizontal wie im Best ckungsplan s o dargestellt Alle Angaben zu Bohrungen B beziehen sich auf die Mitte bei Steckverbindern X auf die Lage von Pin 1 C nzo ez 10 Benutzerhandbuch 6 Schaltungsbeschreibung Bitte beachten Sie Dieses Hardwarehandbuch kann nur einige spezifische Hinweise geben Die Behandlung allgemeiner Techniken zur Programmierung des Controllers in Assembler bzw Hochsprachen w rden Umfang und Ziel dieses Handbuchs sprengen Die meisten Antworten finden Sie beim unerl lichen Studium der Datenbl tter und Referenzhandb chern der Halbleiterhersteller Die im Text eingestreuten Beispielprogramme dienen lediglich der Demonstration F r die Korrektheit und die Eignung f r eine bestimmte Aufgabe k nnen wir keine Garantie geben Schaltplan Damit alle Details gut lesbar bleiben liegt der Schaltplan im A4 Format separat bei Stromversorgung Der Mikrocontroller IC1 verf gt ber drei Anschlu paare zur Zuf hrung der Versorgungsspannung VDDR VSSR VDDX VSSX und VDDA
3. LVCS12 Hardware Version 1 10 Benutzerhandbuch 20 Juni 2008 LVCS12 Copyright C 2003 2008 by ELMICRO Computer GmbH amp Co KG Hohe Str 9 13 D 04107 Leipzig Telefon 49 0 341 9104810 Fax 49 0 341 9104818 Email leipzig elmicro com Web http elmicro com Dieses Handbuch wurde sorgf ltig erstellt und gepr ft Trotzdem k nnen Fehler und Irrt mer nicht ausgeschlossen werden ELMICRO bernimmt keinerlei juristische Verantwortung f r die uneingeschr nkte Richtigkeit und Anwendbarkeit des Handbuchs und des beschriebenen Produktes Die Eignung des Produktes f r einen spezifischen Verwen dungszweck wird nicht zugesichert Die Haftung des Herstellers ist in jedem Fall auf den Kaufpreis des Produktes beschr nkt Eine Haftung f r eventuelle Mangelfolgesch den wird ausgeschlossen Produkt und Preis nderungen bleiben auch ohne vorherige Ank ndigung vorbehalten Die in diesem Handbuch erw hnten Software und Hardwarebe zeichnungen sind in den meisten F llen auch eingetragene Warenzei chen und unterliegen als solche den gesetzlichen Bestimmungen Es kann aus dem Fehlen einer besonderen Kennzeichnung nicht darauf geschlossen werden da die Bezeichnung ein freier Warenname ist Gleiches gilt f r Rechte aus Patenten und Gebrauchsmustern Benutzerhandbuch Inhalt EN At E EE 3 Technische Daten 2 2 2 2 82 22 ir 3 Lieferumfang nase a ae 5 22 Schnellst rt Zeg web eet ua Eer eh vie ee
4. if sendIIC SEEP_DEVICE_ID IIC_WRITE IIC_ACK SEEP_ErrorCode SEEP_EC_NOTRDY else if sendIIC UINT8 addr gt gt 8 amp 0x7f IIC_ACK SEEP_ErrorCode SEEP_EC_ADDRERR else if sendIIC UINT8 addr IIC_ACK SEEP_ErrorCode SEEP_EC_ADDRERR else if sendIIC bval IIC_ACK SEEP_ErrorCode SEEP_EC_WRERR stopIIC return SEEP_ErrorCode INT16 getLastErrSEEP void return SEEP_ErrorCode Indikator LED An Portpin PE7 ist eine Indikator LED D2 angeschlossen Die Steuerung der Indikator LED kann durch einige einfache Makros erfol gen wie das folgende Headerfile zeigt File LVCS12_LED H V1 00 ifndef __LVCS12_LED_H define __LVCS12_LED_H Ii MacL98 3833222352322 8 3 HH IE a a a a a R RA define initLED PORTE 0x80 DDRE 0x80 define of fLED PORTE 0x80 define onLED PORTE amp 0x80 define toggleLED PORTE 0x80 Ji Function Prototypes 222 7777 module contains no code endif __LVCS12_LED_H 222 22 222 2 2222 2 2222 24 Benutzerhandbuch Real Time Clock Auf dem LVCS12 Modul befindet sich eine Real Time Clock Echtzeituhr RTC vom Typ R2051 Diese wird ber den IIC Bus angesprochen und stellt eine Zeitreferenz inkl Kalenderinformation bereit Die RTC ist in der Lage zyklisch bzw zu vorgegebenen Zeitpunk ten einen Interrupt auszul sen Der Open Drain Ausgang INTR steht zu diesem Z
5. 35 LVCS12 Im Feld CS ist eine Pr fsumme enthalten Sie wird gebildet aus den Werten der Zeichenpaare der Felder LEN ADDR und DATA CS ist das niederwertigste Byte des Einerkomplement der Summe aller vorgenannten Werte EOL schlie lich steht symbolisch f r den durch CR LF 0D 0A gebildeten Zeilenvorschub Ein Beispiel soll die Handhabung verdeutlichen s 13 2000 13A400262741010167CC10FF05C7A501 lt EOL gt Dieser SI Record definiert 13 3 10 Bytes ab Adresse 2000 des Zielsystems Die Ziffernpaare des DATA Feldes ergeben eine Summe von 04FB Addiert man die 13 aus dem LEN Feld sowie 20 und 00 aus dem ADDR Feld hinzu ergibt sich ein Wert von 052E Das Einerkomplement des LSB 2E ergibt D1 Dies ist der korrekte Wert f r das Pr fsummenfeld Records vom Typ S2 enthalten ebenfalls Daten Im Gegensatz zu S1 Records kommen bei S2 Records 24 Bit Adressen zum Einsatz Demzufolge umfa t das Adressfeld 6 statt 4 Stellen Werden S2 Re cords verwendet um Pagingdaten f r den HC S 12 zu definieren errechnet sich die lineare 24 Bit Adresse wie folgt ADDR24 PAGE 0x4000 OFFSET Neben den S1 und S2 Records welche die eigentlichen Daten enthalten werden S9 bzw SR Records als End of File Markierung verwendet Abgesehen von dieser Terminierungs Funktion kann in diesen Records die Startadresse des Programms vermerkt werden Der Aufbau des S9 Records entspricht dem S1 Typ S8 analog S9 wobei jedoch das F
6. 3F mittels PPAGE frei w hlbar 16KB Flash identisch mit Page 3F C000 FFFF TwinPEEKs a die oberen 4KB 34 Benutzerhandbuch Anhang Literatur 1 Kreidl Kupris Thamm Mikrocontroller Design Hardware und Software Entwicklung mit dem 68HC12 HCS12 Carl Hanser Verlag 2003 S Record Format Das von Motorola publizierte S Record Format ist ein Dateiformat zur Definition von Objektdateien Maschinencode Executables unter Verwendung einer textuellen ASCII Notation die es erlaubt diese Objektdateien mit jedem beliebigen Texteditor zu betrachten oder zu ndern Eine S Record Datei besteht aus einer beliebigen Anzahl S Records bzw Zeilen Eine jede Zeile hat die folgende logische Struk tur Das Feld ID gibt den S Record Typ an Relevant sind die Typen S1 S2 S8 S9 und gelegentlich S0 Kommentarrecord Au er dem ID Feld bestehen alle weiteren Felder aus Paaren von Hexziffern beispielsweise A9 55 oder OF Das Feld LEN besteht aus einem derartigen Hexziffernpaar und bestimmt die Anzahl der folgenden Ziffernpaare enth lt die Ziffern paare der Felder ADDR DATA und CS ADDR ist die Anfangsadresse der Datenbytes dieser Zeile Das Feld besteht bei S1 Records aus zwei Byte erst H dann L Byte d h aus zwei Ziffernpaaren DATA enth lt die eigentlichen Codebytes die das Maschinenpro gramm bilden DATA umfa t LEN 3 Bytes bzw Zeichenpaare bei S1 Records LEN 4 bei S2 Records
7. BKGD ist ber R7 mit H Pegel verbunden damit die MCU im Normal Single Chip Mode startet Dies ist die bliche Betriebsart zur Abarbeitung von Anwendungsprogrammen Die HCS12 Betriebsart welche f r Download und Debugging genutzt wird heisst Background Debug Mode BDM BDM ist direkt nach Reset aktiv wenn die MCU im Special Single Chip Mode betrie ben wird Dies wird erreicht indem zus tzlich zuMODA und MODB auch die BKGD Leitung w hrend Reset vor bergehend auf L Pegel gebracht wird Zwischen beiden Modi kann man leicht umschalten da sich ledig lich der Resetzustand der BKGD Leitung unterscheidet Ein BDM Pod welches am Steckverbinder X1 angeschlossen wird kann die Umschal tung automatisch vornehmen und macht einen mechanischen Umschal ter berfl ssig Das BDM Pod w re ohnehin notwendig zum BDM ba sierten Download von Software bzw als Debugger gesteuert von Software auf einem Entwicklungs PC Integrierter A D Wandler Der MC9S12Exx verf gt ber ein integriertes Analog Digital Wandler Modul mit einer Aufl sung von max 10 Bit Das Modul ATD hat 16 gemultiplexte Eing nge Die Referenzspannung VRH legt die obere Grenze der Eingangs spannung aller A D Kan le fest sie ist auf dem LVCS12 Modul ab Werk ber BR1 mit VDDA VCC verbunden Durch ffnen der L tbr cke BR1 ist es m glich ber X6 42 eine externe Referenzspan nung einzuspeisen Das folgende Beispielprogramm zeigt die Initialisierungssequen
8. folgende Codebeispiel zeigt die Ansteuerung von SCIO mittels Polling include datatypes h include lt mc9s12dp512 h gt include s12_sci h Ji Code 22222222 4 44 void initSCIO UINT16 bauddiv SCIOBD bauddiv amp Oxlfff baudrate divider has 13 bits SCIOCR1 0 mode 8N1 SCIOCR2 BM_TE BM_RE Transmitter Receiver enable BOOL testSCI0 void if SCIOSR1 amp BM_RDRF 0 return FALSE return TRUE UINT8 getSCI0 void while SCIOSR1 amp BM_RDRF 0 return SCIODRL void putSCIO UINT8 c while SCIOSR1 amp BM_TDRE 0 SCIODRL c 20 Benutzerhandbuch SPI Bus Der MC9S12E128 verf gt ber ein integriertes SPI Modul SPIO zur synchronen seriellen Kommunikation mit externen Peripheriechips SPIO umfasst die Leitungen MISO MOSI SCK und SS das sind die MCU Portleitungen PS4 bis PS7 Diese Signale werden in der Schaltung des LVCS12 Moduls selbst nicht benutzt sind aber an den seitlichen Stiftleisten pr sent Das folgende Listing zeigt die Basisfunktionen Initialisierung 8 Bit Datentransfer f r den SPI Port SPIO ohne Ber cksichtigung von Chipselect Signalen include datatypes h include lt mc9s12dp512 h gt include s12_spi h Ji Code 222222222 44T void initSPIO UINT8 bauddiv UINT8 cpol UINT8 cpha set SS SCK MOSI lines to Output DDRM 0x38 for HCS12C Series DDRS 0xe0 for HCS12D Series S
9. nicht l nger als 10 cm sein hier ist auf jeden Fall ein Metallgeh use vorzusehen Wenn f r die Programmentwicklung oder die sp tere Anwendung die RS232 Schnitt stelle ben tigt wird so ist ein max 10cm langes Kabel zur Verbindung mit der Anschlu buchse zu verwenden Die geschirmte Anschlu buchse ist fest mit dem Metallgeh use zu verschrauben Extern zur Verbindung verwendete Anschlu kabel m ssen ebenso wie der Hostrechner PC mit dem CE Zertifizierungszeichen versehen sein Es wird darauf hingewiesen da der Anwender selbst daf r verant wortlich ist da eine ver nderte erweiterte mit anderen als vom Hersteller gelieferten IC s best ckte oder mit Anschlu kabeln verse hene Baugruppe den EMV Vorschriften entspricht 37
10. 74 VREG LVI FF8C 3F55 dc w TP_RAMTOP 171 PME Fault 3 FF8E 3F58 dc w TP_RAMTOP 168 PMF Fault 2 FF90 3F5B dc w TP_RAMTOP 165 PME Fault 1 EE92 5 3F5E dc w TP_RAMTOP 162 PMF Fault 0 FF94 3F61 dc w TP_RAMTOP 159 PMF Gen C reload FF96 3F64 dc w TP_RAMTOP 156 PMF Gen B reload FF98 3F67 dc w TP_RAMTOP 153 PMF Gen A reload FF9A 3F6A dc w TP_RAMTOP 150 T2 Pulse Accu Input Edge FF9C 3F6D dc w TP_RAMTOP 147 T2 Pulse Accu Overflow FF9E 3F70 dc w TP_RAMTOP 144 Timer 2 Overflow FFAO 3F73 dc w TP_RAMTOP 141 Timer 2 channel 7 FFA2 3F76 dc w TP_RAMTOP 138 Timer 2 channel 6 FFA4 3F79 dc w TP_RAMTOP 135 Timer 2 channel 5 FFA6 3F7C dc w TP_RAMTOP 132 Timer 2 channel 4 FFA8 3F7F dc w TP_RAMTOP 129 reserved FFAA 3F82 dc w TP_RAMTOP 126 T1 Pulse Accu Input Edge FFAC 3F85 dc w TP_RAMTOP 123 T1 Pulse Accu Overflow FFAE 3F88 dc w TP_RAMTOP 120 Timer 1 Overflow FFBO 3F8B dc w TP_RAMTOP 117 Timer 1 channel 7 FFB2 3F8E dc w TP_RAMTOP 114 Timer 1 channel 6 FFB4 3F91 dc w TP_RAMTOP 111 Timer 1 channel 5 FFB6 3F94 dc w TP_RAMTOP 108 Timer 1 channel 4 FFB8 3F97 dc w TP_RAMTOP 105 FLASH FFBA 3F9A dc w TP_RAMTOP 102 reserved FFBC 3F9D dc w TP_RAMTOP 99 reserved FFBE 3FAO dc w TP_RAMTOP 96 reserved FFCO 3FA3 dc w TP_RAMTOP 93 IIC FFC2 3FA6 dc w TP_RAMTOP 90 reserved FFCA 3FA9 dc w TP_RAMTOP 87 Self Clock Mode FFC6 3FAC dc w TP_RAMTOP 84
11. Der Hauptvorteil dieser Oszillatorschaltung ist eine sehr geringe Leistungsaufnahme daf r ist die Komponentenwahl um einiges kritischer Auf dem LVCS12 Modul finden ausgew hlte Quartze und Last Cs mit geringer Kapazit t Verwendung Dar ber hinaus wurde beim Design besonders auf die Minimierung von parasit ren Kapazit ten geachtet die sich nachteilig auf die Signale EXTAL und XTAL auswirken k nnten Mit einem OSCCLK von 14 7456 MHz ergibt sich ein Default Bu stakt ECLK von 7 3728 MHz Zur Erreichung h herer Taktfrequenzen bedient man sich der PLL Schaltung des HCS12 Der MC9S12Exx kann intern mit bis zu 25 MHz Bustakt arbeiten An den Controllerpin XFC wird eine Tiefpassfilterkombination angeschlossen sie besteht aus den Bauelementen R3 C3 und C4 Ihre Aufgabe ist die Verminderung der Welligkeit des VCO Signals Falls die PLL unbenutzt bleibt kann XFC mit VDDPLL verbunden werden andernfalls bildet VDDPLL den Bezugspotenzial f r den Filter Die Wahl der Filterkomponenten ist stets ein Kompromiss zwischen Einschwingzeit und Stabilit t der Schleife 5 bis 10kHz Bandbreite und ein Dampingfaktor von 0 9 sind gute Startwerte f r die Berechnung Beispiel Mit einer Quarzfrequenz von 16 MHz und einem gew nschten Busclock von 24 MHz ergibt sich eine m gliche Auswahl zu R3 4 7k und C3 22nF C4 sollte etwa 1 20 1 10 x C3 betragen hier also 2 2nF Das Kapitel XFC Component Selection im MC9S12DP256B Device User Guide illustriert d
12. PIOBR bauddiv set SPI Rate enable SPI Master Mode select clock polarity phase SPIOCR1 BM_SPE BM_MSTR cpol BM_CPOL 0 cpha BM_CPHA 0 SPIOCR2 0 as default dee Ee EE UINT8 xferSPIO UINT8 abyte while SPIOSR amp BM_SPTEF 0 wait until transmitter available SPIODR abyte start transfer while SPIOSR amp BM_SPIF 0 wait until transfer finished return SPIODR read back data received 21 LVCS12 IIC Bus An den Pins PM6 und PM7 bietet der MC9S12Exx bei Bedarf einen Inter IC Bus IIC I2C PC Anschlu Diese Funktion wird von einem integrierten Hardwaremodul des Controllers unterst tzt eine Emulation durch Software er brigt sich somit beim MC9S12E128 Die beiden Busleitungen SDA SCL sind mit den erforderlichen externen Pull Up Widerst nden ausgestattet R9 R10 Die IIC Bussignale werden auf dem LVCS12 Modul zur Ansteue rung der Real Time Clock IC6 und des seriellen EEPROM Speichers IC4 genutzt und stehen au erdem an X5 47 48 zur Verf gung Die Datei S12_IIC C enth lt eine Beispiel Implementierung f r das IIC Modul des HCS12 im Master Mode unter Verwendung von Polling Die Motorola Application Note AN2318 enth lt dar ber hinaus wertvolle Hinweise zur Implementierung interrupt gesteuerter IIC Funktionen 22 Benutzerhandbuch Serielles EEPROM Die MCU selbst enth lt kein EEPROM daher ist auf dem LVCS12 ein zus tzlicher serie
13. PLL Lock FFC8 3FAF dc w TP_RAMTOP 81 reserved FFCA 3FB2 dc w TP_RAMTOP 78 reserved FFCC 3FB5 dc w TP_RAMTOP 75 reserved FFCE 3FB8 dc w TP_RAMTOP 72 Port AD FFDO 3FBB dc w TP_RAMTOP 69 ATD FFD2 3FBE dc w TP_RAMTOP 66 7 SCI2 FFD4 3FC1 dc w TP_RAMTOP 63 f SCII FFD6 3FC4 dc w TP_RAMTOP 60 SCIO FFD8 3FC7 dc w TP_RAMTOP 57 SPIO FFDA 3FCA dc w TP_RAMTOP 54 TO Pulse Accu Input Edge FFDC 3FCD dc w TP_RAMTOP 51 TO Pulse Accu Overflow FFDE 3FDO dc w TP_RAMTOP 48 Timer 0 Overflow FFEO 3FD3 dc w TP_RAMTOP 45 Timer 0 channel 7 FFE2 3FD6 dc w TP_RAMTOP 42 Timer 0 channel 6 FFE4 3FD9 dc w TP_RAMTOP 39 Timer 0 channel 5 FFE6 3FDC dc w TP_RAMTOP 36 Timer 0 channel 4 FFE8 3FDF dc w TP_RAMTOP 33 reserved FFEA 3FE2 dc w TP_RAMTOP 30 reserved FFEC 3FE5 dc w TP_RAMTOP 27 reserved FFEE 3FE8 dc w TP_RAMTOP 24 reserved FFFO 3FEB dc w TP_RAMTOP 21 RTI FFF2 3FEE dc w TP_RAMTOP 18 IRQ FFF4 3FF1 dc w TP_RAMTOP 15 XIRQ FFF6 3FF4 dc w TP_RAMTOP 12 SWI FFF8 3FF7 dc w TP_RAMTOP 9 Illegal Opcode FFFA 3FFA dc w TP_RAMTOP 6 COP Fail FFFC 3FFD dc w TP_RAMTOP 3 Clock Monitor Fail FFFE F000 dc w main Reset 29 LVCS12 Benutzungshinweise Ein Monitorkommando besteht aus einem einzelnen Buchstaben ggf gefolgt von einer Liste von Argumenten Alle Zahlenangaben erfol gen hexadezimal ohne weitere Vor oder Nachs tze Gro und Klein schre
14. VSSA Die Betriebsspannung Bezeichnung im Schaltplan VCC betr gt nominal 3 bis 5 Volt intern arbeitet der Prozessor jedoch mit 2 5 Volt Der hierzu erforderliche Spannungsregler ist bereits in der MCU integriert Die Spannungsreduzierung im Core ist in erster Linie erforderlich durch die geringen Strukturbreiten des Fertigungsprozesses 0 25um und kleiner Von au en verh lt sich der HCS12 jedoch wie ein 5SV Baustein da an den Ein Ausgabepins Pegelwandler vorhanden sind Eine Ausnahme stellen die Anschl sse f r Oszillator und PLL dar n heres dazu unten Die drei genannten Versorgungsanschlu paare m ssen sorgf ltig entkoppelt werden In unmittelbarer N he der Pins befindet sich daher je ein 100nF Keramikkondensator C15 C16 C17 dem zus tzlich ein 11 LVCS12 10uF Elektrolytkondensator parallel geschaltet wird C5 C6 C7 Besonderes Augenmerk mu auf die Entkopplung des VDDA Pfades gelegt werden da der interne Spannungsregler aus dieser Spannung seinen Referenzwert ableitet Die interne 2 5 Volt Corespannung wird an mehreren Stellen nach au en gef hrt um sie dort ebenfalls entkoppeln zu k nnen Hierzu sind an den Anschlu paaren VDD1 VSS1 VDD2 VSS2 sowie VDDPLL VSSPLL weitere Keramikkapazit ten vorgesehen C19 C20 C21 Eine statische Belastung der internen Betriebsspannung durch externe Schaltungskomponenten ist nicht statthaft Das gilt grunds tz lich auch f r VDDPLL die als Referenzpunkt f r die
15. akte 2 3 der L tbr cke BR2 zu verbinden Die MCU Signale PSO bis PS3 k nnen dann bei Bedarf als zus tzliche YO Leitungen verwendet werden Zur Verringerung der Stromaufnahme Kann IC3 in den Suspend Mode versetzt werden Hierzu ist L tbr cke BR3 in Position 2 3 zu versetzen Nun kann das MCU Signal PP5 zur Steuerung des SHDN Eingangs des RS232 Pegelwandlers verwendet werden Ein L Signal schaltet IC3 in den stromsparenden Suspend Mode Der RS232 Anschlu erfolgt ber X3 SCIO Dieser Steckverbin der ist so gestaltet dass durch ein Flachbandkabel mit angecrimpter Sub D9 Buchse eine direkte Verbindung zu einem PC COM Port herge stellt werden kann Dies gilt f r X4 SCII analog vorausgesetzt die Br cken BR4 und BRS5 auf der Platinenunterseite sind in Stellung 1 2 verbunden Default Der PC fungiert als Host das LVCS12 Modul bildet die Deviceseite Der umgekehrte Fall tritt z B ein wenn ein serielles LC Display am X4 betrieben werden soll Hierbei ist das LVCS12 Modul der Host und das LCD Modul tritt an die Deviceseite Die hierzu erforderliche RxD TxD Leitungskreuzung wird realisiert durch Konfiguration der Br cken BR4 BR5 in Stellung 2 3 Gleichzeitig kann durch Schlie en der Br cke BR6 das serielle LCD mit Betriebsspannung versorgt werden Achtung diese Belegung weicht von der RS232 Standardbele gung ab 19 LVCS12 Geeignete serielle alphanumerische LC Displays gibt es von einer Vielzahl Anbieter Das
16. ch Besonderheiten zu beachten Flash EEPROM mu vor der Programmierung gel scht werden die Programmierung erfolgt wortweise und der Zugriff muss stets auf eine gerade Wortadres sen stattfinden Deshalb m ssen zwei aufeinander folgende Einzelbytes zun chst zu einem Wort zusammengefa t werden welches aligned d h auf eine Wortgrenze ausgerichtet sein muss TwinPEEKs ber cksichtigt dies kann jedoch das folgende Problem nicht verhindern Der Monitor verarbeitet S Record Daten stets zeilenweise Falls die letzte belegte Adresse in einer solchen S Record Zeile gerade ist fehlt zun chst das f r die Wort Programmierung erforderliche zweite Byte TwinPEEKs erg nzt in dieser Situation ein FF Byte und kann nun das Datenwort programmieren 27 LVCS12 Setzt sich der Datenstrom in der folgenden S Record Zeile mit dem zuvor fehlenden Byte fort m sste der Monitor an der fraglichen Wortadresse einen erneuten Schreibzugriff vornehmen was jedoch nicht zul ssig ist Es Kommt zu einem Schreibfehler not erased Es ist daher notwendig S Record Daten vor der Programmierung auf gerade Adressen auszurichten Hierzu kann z B das frei erh ltliche Motorola Tool SRECCVT verwendet werden SRECCVT m 0x00000 Oxfffff 32 o lt outfile gt lt infile gt Die Syntax ist im SRECCVT Reference Guide PDF beschrieben Redirected Interrupt Vectors Die Interruptvektoren des HCS12 liegen am Ende des 64 KB umfassenden Adre raumes d h i
17. eld DAT leer bleibt Das Feld ADDR spezifiziert die Startadresse des Programms Ein typischer S9 Record sieht wie folgt aus EEHIENEZZIEIEE o 36 Benutzerhandbuch EMV Hinweise Die Baugruppe entspricht den EMV Vorschriften Zur Stromver sorgung ist sie an einer Batteriespannungsquelle mit 5 0 Volt Einhal tung der Spannungsgrenzwerte beachten oder an ein Netzteil mit CE Kennzeichnung anzuschlie en Der Einsatz einer Mikrocontroller platine geht stets einher mit einer mehr oder minder umfangreichen Modifikation der Baugruppe spezielle Firmware angeschlossene Peripheriebauteile Der Hersteller kann den vom Kunden geplanten Einsatz der Baugruppe nicht vorhersehen und daher auch keine Vorher sagen ber die EMV Eigenschaften der modifizierten Baugruppe machen Anwender ohne Zugriff auf ein EMV Pr flabor sollten die folgenden Richtlinien beachten die in der Regel eine einwandfreie Funktion der modifizierten Baugruppe gew hrleisten Um sicherzustellen da die Baugruppe auch dann den EMV Vor schriften entspricht wenn Verbindungsleitungen zu anderen Ger ten z B Personalcomputer angeschlossen werden oder die Baugruppe vom Kunden selbst mit weiteren Bauteilen nachger stet wird z B Me adapter oder Leistungsendstufen empfehlen wir die Komplette Baugruppe in ein allseitig geschlossenes Metallgeh use einzusetzen Wird ein LC Display angeschlossen ebenfalls auf CE Kennzeich nung achten so darf das Verbindungskabel
18. erst rker in Spannungsfolgerkonfiguration nachgeschal tet IC5A IC5B Die Ausgangssignale der Verst rker stehen an X5 45 46 zur Verf gung Die zur Bedienung des DAC n tige Software ist einfach hier ein Beispiel f r Kanal 0 Ji Includes 222222 447477 include datatypes h include lt mc9s12e128 h gt include s12_dac h Ee EE Func Initialize DACH module Args Retn void initDACO void enable DAC module use right justified unsigned data output enable DACOD 0 DACOCO BM_DACE BM_DJM BM_DACOE Func set DACH output Args 8 bit value Retn void setDACO UINT8 value DACODL value Die setDACO Funktion sollte insbesondere bei hohen DAC Ak tualisierungsraten als Funktionsmakro implementiert werden define setDACO0 b DACODL b 18 Benutzerhandbuch RS232 Schnittstellen Der MC9S12Exx verf gt ber drei asynchrone Schnittstellen SCIO SCH SCI Jede dieser Schnittstellen umfa t zwei Signallei tungen RXDx TXDx Handshakeleitungen sind nicht Bestandteil der SCI Module des Controllers sie sind ggf durch Einbeziehung zus tzli cher I O Ports zu realisieren Die Signalleitungen von zwei der drei SCI Schnittstellen sind mit dem RS232 Pegelwandler IC3 verbunden Wird die RS232 Schnittstelle nicht ben tigt k nnnen die Ausg nge RIOUT und R2OUT des IC3 in den hochohmigen Zustand gebracht werden Hierzu sind die Kont
19. extern angeschlossene PLL Filterkombination R3 C3 C4 dient In die Dom ne der Versorgungsspannungen f llt auch die Referenzspannung f r die integrierten Analog Digital Wandler Die untere Referenzspannungsgrenze wird ber den Anschlu VRL festge legt welcher hier wie meist blich auf Massepotential liegt Die obere Referenzspannung VRH ist ber die L tbr cke BR1 mit VDDA verbun den C18 dient hier zur Entkopplung Um die Aufl sung der internen 10 Bit A D Wandler voll auszusch pfen kann eine externe Referenz spannung eingespeist werden In diesem Fall ist BR1 zu ffnen VRH darf jedoch VDDA niemals bersteigen Der TEST Pin wird nur werkseitig bei Motorola verwendet in Anwenderschaltungen ist dieser Pin stets mit dem Massepotential zu verbinden 12 Benutzerhandbuch Reseterzeugung RESET ist der bidirektionale L aktive Resetpin der MCU Als Eingang dient er zur Initialisierung der MCU beim Einschalten Als Open Drain Ausgang signalisiert er dass innerhalb der MCU ein Resetereignis stattgefunden hat Die HCS12 MCU enth lt bereits Schal tungen f r Power On Reset COP Watchdog and Clock Monitor Reset Zus tzlich ist im MC9S12E128 eine LVI Schaltung enthalten welche die Aufgabe hat zuverl ssig Reset auszul sen sobald die Versorgungsspannung der MCU unter den zul ssigen Mindestwert gefallen ist Optional kann IC2 als zus tzlicher externer LVI Schaltkreis einge setzt werden der Ausgang von IC2 i
20. h mu dieser Speicher zun chst gel scht werden Au erdem ist zu beachten da der Schreib zugriff nur wortweise erfolgen kann Die S Record Daten m ssen ggf entsprechend vorbereitet werden um das Alignment zu gew hrleisten vergl Erl uterung oben Das sendende Terminal z B OC Console mu nach jeder bertra genen S Record Zeile auf die Empfangsbest tigung warten um die bertragungsgeschwindigkeit mit der Programmiergeschwindigkeit zu synchronisieren Move Memory Syntax M adrl adr2 adr3 Kopiert den Speicherbereich ab Adresse addrl bis exklusive Adresse addr2 nach Adresse addr3 und folgende 32 Benutzerhandbuch Select PPAGE Syntax P page Selektiert eine Program Page PPAGE Diese Page wird daraufhin im 16KB Page Window von 8000 bis BFFF sichtbar Erase Flash Syntax X page L scht die angegebene Page 16KB des Flashspeichers Ohne Angabe von page l scht der Befehl den gesamten Flash abgesehen vom Monitorcode zum berschreiben des Monitors ist ein BDM Tool wie ComPOD1 StarProg erforderlich 33 LVCS12 9 Memory Map Die Memory Map des Controllers wird vom Monitorprogramm TwinPEEKs wie folgt initialisiert Achtung z T abweichend von den Reset Defaults LVCS12 E128 pe Ka Joanna 2000 8KB RAM Default nach Reset 0000 1FFF RE verwendet die oberen 512 Bytes 4000 7FFF 16KB Flash identisch mit Page 3E 16KB Flash Page 38 8000 BFFF Page 38
21. hreibung Startup Code Jede Controllerfirmware beginnt mit einer Reihe von Anweisungen zur Initialisierung der Hardware Im Fall des LVCS12 Moduls beschr nken sich die unbedingt notwendigen lnitialisierungen auf das Setzen des Stackpointers Die Abschaltung bzw ggf die geeignete Initialisierung des Watchdogs war bei fr heren HC12 Derivaten zwingend notwendig Beim MC9S12Exx hingegen ist der Watchdog nach Reset zun chst stets disabled Zusatzinformationen im Web Wenn zus tzliche Informationen zu Hard und Software des LVCS12 Modduls vorliegen ver ffentlichen wir diese auf unserer Website http elmicro com de lves12 html 26 Benutzerhandbuch 8 Monitorprogramm TwinPEEKs Software Version 2 3 Serielle Kommunikation TwinPEEKs kommuniziert ber die erste RS232 Schnittstelle SERO X3 mit 19200 Baud Weitere Einstellungen 8N1 kein Hardware oder Softwarehandshake kein Protokoll Autostart Funktion Der TwinPEEKs Monitor berpr ft nach Reset ob die Port Pins PT4 und PT5 miteinander verbunden sind Ist das der Fall springt der Monitor zur Adresse 8000 Durch dieses Feature wird es m glich ein Anwenderprogramm automatisch zu starten ohne den Resetvektor im gesch tzten Flash Boot Block ndern zu m ssen Schreibzugriffe auf Flash EEPROM Die CPU kann auf alle Ressourcen des Mikrocontrollers byteweise lesend zugreifen Der Speichertyp spielt dabei keine Rolle Bei Schreib zugriffen sind jedo
22. ibung ist gleicherma en zul ssig Der f r die CPU sichtbare Adre raum umfa t 64KB die Adre ar gumente sind demzufolge maximal vierstellig Endadressen beziehen sich stets auf das dem Adre bereich folgende nicht enthaltene Byte Der Befehl D 1000 1200 zeigt so z B den Adre bereich von 1000 bis inkl 11FF an Eingaben des Benutzers werden ber einen Zeilenpuffer abgewik kelt G ltige ASCI Zeichencodes liegen im Bereich 20 bis 7E Mittels Backspace 08 kann das Zeichen links des Cursors gel scht werden Die lt ENTER gt Taste 0A schlie t die Eingabe ab Mit dem Monitorprompt wird die aktuell g ltige Program Page also der Inhalt des PPAGE Registers ausgegeben Monitorbefehle Blank Check Syntax B Pr ft ob der gesamte Flash Memory exkl Monitorbereich gel scht ist Falls dies nicht der Fall ist wird die Nummer der ersten Page ausgegeben in ein Byte ungleich FF gefunden wurde Dump Memory Syntax D adr1 adr2 Anzeige des Speicherinhaltes ab Adresse adr bis Adresse adr2 Ohne Angabe einer Endadresse werden die folgenden 40 Bytes angezeigt Der Inhalt von adr1 wird im Listing hervorgehoben 30 Benutzerhandbuch Edit Memory Syntax E addr byte Speicher editieren Nach der Startadresse addr k nnen bis zu vier Datenytes byte angegeben werden erm glicht Word und Double word Writes Die Daten werden unmittelbar geschrieben danach kehrt die Funktion zur Eingabeaufforderung z
23. ie erforderlichen Rechenschritte 14 Benutzerhandbuch Das folgende Listing zeigt die erforderlichen Initialisierungs schritte f r die PLL include lt mc9s12dp512 h gt include s12_crg h void initPLL void CLKSEL amp BM_PLLSEL make sure PLL is not in use PLLCTL BM_PLLON BM_AUTO enable PLL module Auto Mode REFDV S12_REFDV set up Reference Divider SYNR S12_SYNR set up Synthesizer Multiplier the following dummy write has no effect except consuming some cycles this is a workaround for erratum MUCTS00174 mask set 0K36N only I CRGFLG 0 while CRGFLG amp BM_LOCK 0 wait until PLL is locked CLKSEL BM_PLLSEL switch over to PLL clock R5 dient dazu XCLKS w hrend Reset auf H Pegel zu halten um die gew nschte Colpitts Oszillatorkonfiguration auszuw hlen Hat XCLKS w hrend Reset L Pegel dann befindet sich der Oszillator des MC9S12Exx im Pierce Mode andere Beschaltung Alternativ zur Takterzeugung mit Q1 kann dann ber den EXTAL Pin des MC9S12Exx ein externer Takt eingespeist werden Achtung die verschiedenen HCS12 Typen haben z T unterschied liche Funktionalit t hinsichtlich des XCLKS Pins 15 LVCS12 Betriebsarten BDM Unterst tzung Drei Pins des HCS12 dienen der Auswahl der MCU Betriebsart MODA MODB und BKGD MODC MODA und MODB werden durch die Widerst nde RI und R2 auf L Pegel gebracht um Single Chip Mode auszuw hlen
24. iere A 6 3 Bestuckungsplan ass 7 4 Jumper und Br cken e VE rar EEN Ba 8 Jumper say EE gelt eh Base ZEN A 8 k tbr cken 2 Sue EE EE E RE RR EE 8 5 Mechanische Abmessungen 10 6 Schaltungsbeschreibung u a 2 He 11 Sch ltplann 43 2 A re A T 11 StTOMVEISOTQUNg 11 Reseterzeugune 1 nase ei He 13 Takterzeugung und PL 14 Betriebsarten BDM Unterst tzung 16 Integrierter A D Wandler 2222222 oeeeeeeeeeeennnnnnn 16 Integrierter D A Wandler 2222222 sneseeeeeeennnnnnnn 18 RS232 Schnittstellen 22222222 ssessssssssnnnnn nen 19 SP BUS u a l sur sa eer eier bt Beete eg 21 IL EE 22 Sentelles EEPROM era nee Seen Ee 23 Indikator LED degt duer ee Pe Ed d 24 Real Time Clock 2 2 2 2 a2 22 RE IRRE 5 25 7 Applikationshinweise 2222220eeeeeeeeennnnnn 26 Verhalten nach Reset 2 2222 a E a a E e a E 26 Startup Coden Era Weg e a a a AE We E aa Es 26 Zusatzinformationen im Web uuuuuaaanaaaannarn rreren 26 LVCS12 8 Monitorprogramm TwinPEEKS 2 2 222000 27 Serielle Kommunikation 27 Autostart Funktion 27 Schreibzugriffe auf Flash EEPROM 27 Redirected Interrupt Vectors 28 Benutzungshinweise ssssssuuununannrnnnner eeren 30 Mo nit rbefehle 2 aa 2 ee el 30 9 Memory Map u A dreckt eier ee ars 34 Anhang newer re eine 35 Literatur ea e ce 35 S Record Format ssas UN E ee Ae Bas E Zeen A 35 EMV H nweiser suita en nt 37 Benut
25. ll angesteuerter Speicher vorgesehen Der Speicherbaustein IC4 hat eine Kapazit t von 256 kBit und verf gt ber eine IIC Bus Schnittstelle Die Datei LVCS12_SEEP C zeigt die Ansteuerung dieses Speicherbausteins 2 2 222 2 222 2 File LVCSS12_SEEP C V1 01 1 1 for LVCS12 using 256kBit EEPROM 24LC256 2 2 222 2 222 2 include datatypes h include s12_iic h include lvcs12_seep h Kir Desines 7777 34222253259202282000 0032 E R EERE E RE device signature of 24LC256 8 bit left justified value define SEEP_DEVICE_ID 0xA0 Ji Variables Aa E E a a S static INT16 SEEP_ErrorCode void initSEEP void SEEP_ErrorCode SEEP_EC_OK INT16 peekSEEP UINT16 addr UINT8 b SEEP_ErrorCode SEEP_EC_OK startIIC if sendIIC SEEP_DEVICE_ID IIC_WRITE IIC_ACK SEEP_ErrorCode SEEP_EC_NOTRDY else if sendIIC UINT8 addr gt gt 8 amp 0x7 IIC_ACK SEEP_ErrorCode SEEP_EC_ADDRERR else if sendIIC UINT8 addr IIC_ACK SEEP_ErrorCode SEEP_EC_ADDRERR else restartIIC if sendIIC SEEP_DEVICE_ID IIC_READ IIC_ACK SEEP_ErrorCode SEEP_EC_RDERR else b receivelIC IIC_NOACK stopIIC if SEEP_ErrorCode SEEP_EC_OK return SEEP_ErrorCode return b 23 LVCS12 INT16 pokeSEEP UINT16 addr UINT8 bval SEEP_ErrorCode SEEP_EC_OK startIIC
26. nnerhalb des schreibgesch tzten Monitorcodes Um dennoch Interruptfunktionen in einem Anwender programm zu erm glichen leitet der Monitor alle Interruptvektoren au er den Resetvektor auf Adressen im internen RAM um Das Verfahren entspricht der Vorgehensweise des HC11 im Special Bootstrap Mode Das Anwenderprogramm setzt den ben tigten Interruptvektor zur Laufzeit vor der globalen Interruptfreigabe indem es einen Sprung befehl in den RAM Pseudovektor eintr gt Um z B den IRQ Interrupt nutzen zu k nnen mu ein Anwenderprogramm folgende Schritte ausf hren ldaa 06 JMP opcode to staa 3FEE IRQ pseudo vector ldd isrFunc ISR address to std 3FEF IRQ pseudo vector 1 F r C Programme l t sich eine Codesequenz nach folgendem Muster verwenden install IRQ pseudo vector in RAM if running with TwinPEEKs monitor unsigned char 0Ox3fee 0x06 JMP opcode void void Ox3fef isrFunc 28 Benutzerhandbuch Der folgende Ausschnitt aus dem Assemblerlisting des Monitorpro gramms dokumentiert die Adressen der umgeleiteten Interruptvektoren erste Spalte von links urspr ngliche Vektoradresse zweite Spalte Adresse im RAM FF80 3F43 dc w TP_RAMTOP 189 reserved FF82 3F46 dc w TP_RAMTOP 186 reserved FF84 3F49 dc w TP_RAMTOP 183 reserved FF86 3F4C dc w TP_RAMTOP 180 reserved FF88 3F4F dc w TP_RAMTOP 177 PWM Emergency Shutdown FF8A 3F52 dc w TP_RAMTOP 1
27. st als Open Drain Ausgang ausge f hrt um Kollisionen mit dem bidirektionalen Resetpin der MCU zu vermeiden Im inaktiven Zustand stellt sich an RESET H Pegel ein IC2 enth lt dazu einen integrierten Pull Up Widerstand ca SkOhm R6 hingegen entf llt bei Best ckung der Option IC2 Der von IC2 generierte Resetimpuls hat eine Dauer von ca 250ms mindestens jedoch 140ms Es ist wichtig zu bemerken dass dieser Impuls nur bei einem Power On Ereignis wirksam wird Die MCU in ternen Resetimpulse werden von IC2 hingegen nicht gedehnt denn sonst w re die MCU nicht mehr in der Lage die korrekte Resetquelle zu ermitteln Die Konsequenz w re sonst u U ein Programmabsturz durch die Verwendung eines falschen Resetvektors Es ist daher ebenso wichtig niemals gr ere Kapazit ten an die Resetleitung des HCS12 anzuschliessen denn der resultierende Effekt w re der selbe 13 LVCS12 Takterzeugung und PLL Der On Chip Oszillator des MC9S12Exx kann den prim ren Takt OSCCLK mit Hilfe eines Quarzes Q1 erzeugen der an die Pins EXTAL und XTAL angeschlossen wird Der zul ssige Frequenzbereich ist 0 5 bis 16 MHz Wie blich sind zwei Lastkapazit ten C1 C2 Teil der Oszillatorschaltung Die Anordnung ist jedoch modifiziert wenn man die Schaltung mit der Standard Pierce Konfiguration vergleicht wie sie beim HC11 und den meisten HC12 Typen verwendet wurde Der MC9S12Exx verwendet einen Colpitts Oszillator mit transla ted Ground
28. ulse Width Modulator LVCS12 e 16 Kanal 10 Bit A D Wandler e 2 Kanal 8 Bit D A Wandler e Integrierte LVI Schaltung Reset Controller e BDM Anschlu f r Download und Debugging e Zwei serielle Interfaces mit RS232 Treiber ausger stet z B f r PC Verbindung e Zweiter serieller Port auch f r Direktansteuerung serieller LC Displays geeignet e Dritter serieller Port mit CMOS Logikpegel verf gbar e Real Time Clock RTC mit Zeit und Kalender und Alarm funktionen Software kalibrierbar zur Erh hung der Ganggenau igkeit gepuffert mit 3V LiMn Zelle e 256 kBit Seriell EEPROM e DAC Kan le mit Ausgangsverst rker Breitband OV e Indikator LED e Resettaster e bis zu 87 freie Ein Ausgabeleitungen alle O Anschl sse sind auf seitliche Steckverbinder herausgef hrt e Betriebsspannung 3 3V oder 5V typ Stromaufnahme ca 50 mA e Abmessungen 54mm x 86mm Benutzerhandbuch Lieferumfang Controller Modul LVCS12 Controller Modul mit MC9S12E128 TwinPEEKs Monitorprogramm im Flash Speicher der MCU RS232 Anschlu kabel Sub D9 Randsteckverbinder zwei 50 polige Stiftleisten Hardwarehandbuch dieses Dokument Schaltplan CD ROM enth lt Assemblersoftware verschiedene Datenbl t ter CPU12 Reference Manual Softwarebeispiele C Compiler Demoversion u v m Ai NSS h W esanai LVCS12 2 Schnellstart Kein Mensch liest gern dicke Handb cher Daher hier die wichtig sten Hinweise in K r
29. ur ck Sind keine Daten byte in der Eingabezeile angegeben wird der interaktive Modus gestartet Der Monitor erkennt wenn Speicherberei che nur wortweise ver ndert werden k nnen Flash EEPROM und verwendet erwartet in diesem Fall 16Bit Daten Der interaktive Edit Mode kann durch Eingabe von Q beendet werden Weitere Befehle sind lt ENTER gt n chste Adresse vorhergehende Adresse gleiche Adresse Ende wie Q Fill Memory Syntax F adrl adr2 byte F llt den Speicherbereich ab Adresse adr bis exklusive adr mit dem Wert byte Goto Address Syntax G addr Ruft das Anwenderprogramm ab Adresse addr auf Ein R cksprung zum Monitor ist nicht vorgesehen Help Syntax H Listet eine Kurz bersicht zu allen Monitorkommandos auf 31 LVCS12 System Info Syntax I Zeigt die Start und Endadressen von Registerblock RAM EEPROM und Flash der MCU an und gibt die Prozessorkennung PARTID aus Load Syntax L L dt eine S Record Datei in den Speicher Es werden Daten Re cords vom Typ S1 16 Bit MCU Adressen und S2 lineare 24 Bit Adressen verarbeitet SO Records Kommentarzeilen werden bersprungen S8 bzw S9 Records werden als End of File Markierung erkannt S2 Records verwenden lineare Adressen gem Motorola Empfeh lung Der g ltige Adressbereich startet f r den MC9S12E128 bei 0xE0000 0x38 16KB und endet bei OxFFFFF 0x40 16 KB 1 Beim Laden in nichtfl chtige Speicher Flas
30. weck als Signal IRTC am Anschlu X6 8 des Moduls zur Verf gung und kann extern mit einem der Interrupteing nge IRQ XIRQ oder einer der O Pins verbunden werden Um die Funktion der RTC auch bei Ausfall der Hauptversorgungs spannung VCC aufrecht zu erhalten kann die RTC Spannung mit der St tzbatterie BT1 gepuffert werden BT1 ist eine LiMn Prim rzelle mit 3V Zellenspannung Die Umschaltung auf die Backup Batterie wird von der RTC automatisch durchgef hrt sobald VCC unter einen Schwell wert von 2 4V sinkt Zugleich wird unterhalb dieses Schwellwertes der VDCC Ausgang der RTC bet tigt Schlie t man die L tbr cke BR7 kann dieses Signal als zus tzliche Resetquelle f r die MCU verwendet werden Beispielroutinen zur Ansteuerung der RTC des LVCS12 sind in der Datei LVCS12_RTC C enthalten 25 LVCS12 7 Applikationshinweise Verhalten nach Reset Sobald die Resetleitung des Controllers freigegeben wird holt sich die MCU die Information an welcher Adresse das Programm des Anwenders beginnt Der Controller liest hierzu den Resetvektor von den Speicherzellen FFFE und FFFF und springt dann an die dort angegebene Programmadresse Im Auslieferungszustand des LVCS12 Moduls ist im Flash Boot block F000 FFFF das Monitorprogramm TwinPEEKSs abgelegt Der Resetvektor verweist auf den Beginn dieses Monitorprogramms In Folge dessen startet nach jedem Reset automatisch TwinPEEKs weitere Erl uterungen siehe Monitorbesc
31. z f r das A D Wandler Modul ATD und eine Routine zum Erfassen des Spannungswertes eines einzelnen Eingangskanals Weitere 16 Benutzerhandbuch Beispielroutinen f r das integrierte ATD Modul sind in der Quelltext datei S12_ATD C enthalten include datatypes h include lt mc9s12dp512 h gt include s1l2_atd h Pl Code SEIFE E TE FG EE EE Func Initialize ATD module Args Bern void initATDO void enable ATD module ATDOCTL2 BM_ADPU 10 bit resolution clock divider 12 allows ECLK 6 24MHz 2nd sample time 2 ATD clocks ATDOCTL4 BM_PRS2 BM_PRSO Func Perform single channel ATD conversion Args channel 0 7 Retn unsigned left justified 10 bit result Ef UINT16 getATDO UINT8 channel select one conversion per sequence ATDOCTL3 BM_SIC right justified unsigned data mode perform single sequence one out of 8 channels ATDOCTL5 BM_DJM channel amp 0x07 wait until Sequence Complete Flag set CAUTION no loop time limit implemented while ATDOSTATO amp BM_SCF 0 read result register return ATDODRO 17 LVCS12 Integrierter D A Wandler Der MC9S12E128 stellt an den Portpins PMO und PMI zwei Analogsignale zur Verf gung Diese stammen von integrierten D A Wandler Modulen DACO DACI mit 8 Bit Aufl sung Die DAC Module verf gen ber sehr hochohmige Ausg nge daher ist je Kanal ein Operationsv
32. ze Wenn Sie sich jedoch ber ein Detail einmal nicht sicher sind dann informieren Sie sich am Besten in den nachfol genden Kapiteln Und so k nnen Sie beginnen berpr fen Sie die Baugruppe zuerst auf offenkundige Trans portsch den Verbinden Sie das Controller Modul via RS232 mit Ihrem PC Die Verbindung zwischen LVCS12 Schnittstelle SERO Steck verbinder X3 und PC erfolgt ber das mitgelieferte 10 pol Flachbandkabel Starten Sie auf dem PC ein Terminalprogramm Ein einfaches Programm wie OC Console kostenlos auf unserer Website reicht aus Stellen Sie die Baudrate auf 19200 Baud Schalten Sie alle zus tzlichen Protokolle Hard und Softwarehandshake aus Schlie en Sie die stabilisierte Versorgungsspannung an den Einplatinenrechner an z B hier Masse an X2 Pin 2 5V an X2 Pin 1 Vergewissern Sie sich zuvor von der richtigen Spannung und Polarit t Daraufhin startet das Monitorprogramm und zeigt eine kurze Systemmeldung an Mit Ausgabe des Promptzeichens erwartet es Ihre Anweisungen Wir w nschen Ihnen viel Erfolg bei Ihrer Arbeit mit LVCS12 Benutzerhandbuch 3 Best ckungsplan
33. zerhandbuch 1 berblick LVCS12 ist ein einfach anzuwendendes Controller Modul im Scheckkartenformat auf Basis der 16 Bit Mikrocontrollerfamilie HCS12 von Motorola Das LVCS12 Modul erleichtert die Evaluierung des Mikrocontrollerbausteins und ist eine schnell verf gbare Kosteng n stige Ausgangsbasis f r die Realisierung kleiner bis mittlerer Serienan wendungen Auf dem Modul LVCS12 kommt eine leistungsstarke MCU vom Typ MC9S12E128 zum Einsatz Dieser Mikrocontroller enth lt die 16 Bit HCS12 CPU 128KB Flash 8KB RAM und eine gro e Menge integrierter Peripheriefunktionen wie SCI 3x SPI IC Timer PWM ADC DAC und Input Output Kan le Der MC9S12E128 ist vollst n dig mit 16 Bit breiten internen Datenpfaden ausgestattet Die integrierte PLL Schaltung erm glicht es Performance und Strombedarf auf einfa che Weise den jeweiligen Anforderungen anzupassen Die f r die HCS12 Controller erh ltliche umfassende Software unterst tzung Monitor C Compiler BDM Debugger erleichtert die Entwicklung von Embedded Systemen jeglicher Art Technische Daten e MCU MC9S12E128 im LOFP112 Package SMD e HCS12 16 Bit CPU Programmiermodell und Befehlssatz wie beim HC12 s 14 7456 MHz Quarztakt bis zu 25 MHz Bustakt ber PLL e 128 KB Flash e 8 KB RAM e 3x SCI asynch serial Interface z B RS232 LIN e 1x SPI synch serial Interface e 1x IIC Inter IC Bus e 12x 16 Bit Timer Input Capture Output Compare s 12x PWM P
Download Pdf Manuals
Related Search